Die Texas Instruments TMS320F2805x Piccolo Mikrocontroller bieten die Leistung des C28x™ Kerns und der CLA (Control Law Accelerator) zusammen mit eng integrierten Steuerungsperipheriegeräten mit einer niedrigen Kontaktanzahl. Die TMS320F2805x Mikrocontroller sind mit den vorherigen C28x-basierenden Codes Code-kompatibel und bieten eine hohe analoge Integration. Ein interner Spannungsregler ermöglicht Single-Rail-Betrieb. Die TMS320F2805x-Familie umfasst auch analoge Komparatoren mit internen 6-Bit Referenzen, die direkt zur Steuerung der PWM-Ausgänge geroutet werden können. Die ADC-Schnittstelle ist für geringen Overhead und geringe Latenz optimiert und verfügt über einen ADC, der einen fixierten Full-Scale-Bereich von 0 bis 3,3V wandelt und ratiometrische VREFHI/VREFLO-Referenzen unterstützt. Das analoge Frontend (AFE) enthält bis zu sieben Komparatoren mit bis zu drei integrierten DACs, einen gepufferten VREFOUT-DAC, bis zu vier PGAs und bis zu vier digitale Filter. Die PGAs können das Eingangssignal in drei diskrete Verstärkungsmodi verstärken.
Merkmale
Hoch effiziente 32-Bit CPU (TMS320C28x)
60MHz (16,67-ns Zykluszeit)
16 x 16 und 32 x 32 MAC Operationen
16 x 16 Dual MAC
Harvard Bus-Architektur
Atomare Operationen
Schnelle Reaktion auf Unterbrechungen und Bearbeitung
Unified-Memory-Programmiermodell
Code-effizient (in C/C++ und Assembly)
Programmierbarer Control Law Accelerator (CLA)
32-Bit Gleitkomma-Mathematik-Beschleuniger
Führt den Code unabhängig von der Haupt-CPU aus
Dual-Zone Sicherheitsmodul
Endianness: Little Endian
Geringe Geräte und Systemkosten:
Einzelne 3,3V-Stromversorgung
Kein Power-Sequencing erforderlich
Integrierter Einschalt-Reset und Schutz gegen Einbrennen
Geringer Stromverbrauch
Keine analogen Support-Pins
Taktung:
Zwei interne Null-Pin-Oszillatoren
On-Chip Quarzoszillator und externer Takteingang
Watchdog-Timer-Modul
Fehlende Takterkennungsschaltung
Bis zu 42 individuell programmierbare, gebündelte Allzweck-Eingangs-/Ausgangs-GPIO-Kontakte mit Eingangsfilterung
Unterstützt JTAG-Boundary-Scan
IEEE Standard 1149.1-1990 Standard Test-Zugriffsport und Boundary-Scan-Architektur
Peripheral Interrupt Expansion Block (PIE) unterstützt alle Peripherie-Interrupts
Drei 32-Bit-CPU-Taktgeber
Unabhängiger 16-Bit Timer in jedem ePWM-Modul
On-Chip-Speicher
Flash, SARAM, Message RAM, OTP, CLA Data ROM, Boot ROM, Secure ROM verfügbar
128-Bit-Sicherheitsschlüssel und Schloss
Schützt sichere Speicherblocks
Verhindert Firmware-Reverse-Engineering
Serielle Port-Peripherien
Drei Serial Communications Interface- (SCI) (Universal Asynchronous Receiver/Transmitter [UART]) Module
Ein Serial Communications Interface-Modul (SPI)
Ein Inter-Integrated-Circuit-Bus (I²C)
Ein Enhanced Controller Area Network-Bus (eCAN)
Verbesserte Ein-/Ausgabesteuerungen
Enhanced Pulse Width Modulator (ePWM)
Enhanced Capture-Modul (eCAP)
Enhanced Quadrature Encoder Pulse-Modul (eQEP)
Verbesserte Emulationsfunktionen
Analyse und Breakpoint-Funktionen
Echtzeit-Debug über Hardware
80-Pin PN Quad Flatpack (LQFP) mit niedrigem Profil
Analoge Peripheriegeräte
Ein 12-Bit Analog-Digital-Wandler (ADC)
Ein integrierter Temperatursensor für Oszillatorkompensation
Bis zu sieben Komparatoren mit bis zu drei integrierten Digital-Analog-Wandlern (DACs)
Deutschland