Texas Instruments AM62D Arm-basierte Prozessoren
Die ARM-basierten Prozessoren der Baureihe AM62D von Texas Instruments sind für Applikationen ausgelegt, die ein leistungsstarkes digitales Signal erfordern. Zu den zentralen Kernen des Geräts gehören unter anderem ein Skalar- und Vector-DSP-Core C7000™ („C7x“) von Texas Instruments, der ARM® Cortex®-A53, ein dedizierter Matrix-Multiplikationsbeschleuniger (Matrix Multiplication Accelerator, MMA) und eine isolierte MCU-Einheit. Alle sind durch Sicherheits- und Schutz-Hardwarebeschleuniger in Industrie- und Fahrzeugqualität geschützt.
Zusammen mit dem DSP-Core C7x integriert der SoC AM62Dx bis zu vier ARM-Cortex-A53-Kerne und bietet damit eine zusätzliche Rechenleistung von 16,8 KDMIPS sowie die HLOS-Flexibilität von Linux oder einem Echtzeitbetriebssystem (Real-Time Operating System, RTOS). Bis zu zwei ARM-Cortex-R5F-Subsysteme ermöglichen die Ausführung von zeitkritischen Verarbeitungsaufgaben auf niedriger Ebene und entlasten dadurch die wodurch die ARM-Cortex-A53- und DSP-Kerne für applikationsbezogene Aufgaben.
Integrierte Diagnose- und Schutzfunktionen unterstützen Vorgänge bis zu den Stufen SIL-2 und ASIL-B, während die integrierten Sicherheitsfunktionen Daten vor modernen Angriffen schützen. Das Gerät AM62D von Texas Instruments bietet außerdem einen 3-Port-Gigabit-Ethernet-Switch mit Time-Sensitive Networking (TSN), dank dem Audio-Netzwerkfunktionen wie Ethernet Audio Video Bridging (eAVB) und Dante ermöglicht werden. Im Gegensatz dazu ermöglichen Peripheriegeräte, wie der McASP,Mehrkanal-I-2S- und TDM-Audioeingänge- und -ausgänge.
Merkmale
- Prozessorkerne
- Bis zu Quad-ARM-Cortex-A53-Mikroprozessor-Subsysteme mit bis zu 1,4 GHz
- Quad-Core-Cortex-A53-Cluster mit 512 KB gemeinsam genutzten L2-Cache und SECDED-ECC
- Jeder A53-Core verfügt über 32 KB L1-DCache mit SECDED-ECC und 32 KB L1-ICache mit Paritätsschutz
- Single-Core-ARM Cortex-R5F mit bis zu 800 MHz, als Teil des MCU-Kanals mit FFI integriert
- 32 KB ICache, 32 KB L1-DCache und 64 KB TCM mit SECDED-ECC auf allen Speichermedien
- 512 KB SRAM mit SECDED-ECC
- Single-Core-ARM Cortex-R5F mit bis zu 800 MHz, das zur Unterstützung der Geräteverwaltung mit 32 KB ICache, 32 KB L1-DCache und 64 KB TCM mit SECDED-ECC auf allen Speichern integriert ist
- DSP mit Matrix-Multiplikationsbeschleuniger (MMA) basierend auf Ein-Core-C7x
- C7x-Gleitkommaeinheit, bis zu 40 GFLOPS, 256-Bit-Vector-DSP bei 1,0 GHz
- MMA bis zu 2TOPS (8b) bei 1,0 GHz
- 64 KB L1-DCache mit SECDED-ECC und 32 KB L1-ICache mit Paritätsschutz
- 1,25 MB L2-SRAM mit SECDED-ECC
- Bis zu Quad-ARM-Cortex-A53-Mikroprozessor-Subsysteme mit bis zu 1,4 GHz
- Speichersubsystem
- Bis zu 2,29 MB On-Chip-RAM
- 64 KB On-Chip RAM (OCRAM) mit SECDED-ECC, kann in Schritten von 32 KB in kleinere Speicherbänke auf bis zu zwei separate Speicherbänke unterteilt werden
- 256 KB On-Chip-RAM mit SECDED-ECC im SMS-Subsystem
- 176 KB On-Chip-RAM mit SECDED-ECC im SMS-Subsystem für Sicherheits-Firmware von TI
- 512 KB On-Chip-RAM mit SECDED-ECC im MCU-Subsystem Cortex-R5F
- 64 KB On-Chip-RAM mit SECDED-ECC im Geräte-/Leistungs-Manager-Subsystem
- 1,25 MB L2-SRAM mit SECDED-ECC in C7xDSP mit MMA
- DDR-Subsystem (DDRSS)
- Unterstützt LPDDR4
- 32-Bit-Datenbus mit Inline-ECC
- Unterstützt Geschwindigkeiten von bis zu 3733 MT/s
- Maximal adressierbarer Bereich von 8 GBytes
- Bis zu 2,29 MB On-Chip-RAM
- Funktionale Sicherheit
- Zielsetzung Funktionssicherheit [Fahrzeuge]
- Entwickelt für funktionale Sicherheitsapplikationen
- Die Dokumentation zur Unterstützung des Designs des Funktionssicherheitssystems gemäß ISO 26262 wird zur Verfügung gestellt
- Die systematische Fähigkeit bis ASIL D wird angestrebt
- Eine Hardwareintegrität bis ASIL B wird angestrebt
- Eine Sicherheitsrelevante Zertifizierung mit ISO26262-Zertifizierung durch TÜV SÜD ist geplant
- AEC-Q100-zugelassen [für Fahrzeugapplikationen]
- Zielsetzung Funktionssicherheit [Fahrzeuge]
- Sicherheit
- Ein sicherer Bootvorgang wird unterstützt
- Hardware-erzwungene Root-of-Trust (RoT)
- Unterstützung zum RoT-Umschalten über einen Backup-Schlüssel
- Unterstützung für Übernahme-, IP- und Anti-Rollback-Schutz
- Trusted Execution Environment (TEE) wird unterstützt
- ARM-TrustZone®-basiertes TEE
- Umfassende Firewall-Unterstützung für Isolierung
- Sicherer Watchdog/Timer/IPC
- Unterstützung für sicheren Speicher
- Unterstützung für Speicherblock mit Schutz vor Wiederholungsangriffen (Replay Protected Memory Block, RPMB)
- Dedizierter Sicherheitscontroller mit benutzerprogrammierbarem HSM-Core und dediziertem Sicherheits-Regler sowie IPC-Subsystem für isolierte Verarbeitung
- Unterstützte kryptografische Beschleunigung
- Sitzungsbewusste kryptografische Engine mit der Fähigkeit, das Schlüsselmaterial basierend auf dem eingehenden Datenstrom automatisch umzuschalten
- Unterstützt kryptografische Kerne
- AES–128-/192-/256-Bit-Schlüsselgrößen
- SHA2–224-/256-/384-/512-Bit-Schlüsselgrößen
- DRBG mit echtem Zufallszahlen-Generator
- PKA (Public-Key-Accelerator) zur Unterstützung der RSA/ECC-Verarbeitung für einen sicheren Start
- Sitzungsbewusste kryptografische Engine mit der Fähigkeit, das Schlüsselmaterial basierend auf dem eingehenden Datenstrom automatisch umzuschalten
- Sicherheits-Debugging
- Sicherer, softwaregesteuerter Debugging-Zugriff
- Sicherheitsbewusstes Debuggen
- Ein sicherer Bootvorgang wird unterstützt
- Hochgeschwindigkeits-Schnittstellen
- Integrierter Ethernet-Switch unterstützt (insgesamt zwei externe Ports)
- RMII (10/100) oder RGMII (10/100/1000)
- IEEE1588 (Anhang D, Anhang E, Anhang F mit 802.1AS PTP)
- Klausel 45 MDIO PHY-Management
- Paketklassifizierung auf Grundlage von ALE-Engine mit 512 Klassifizierungen
- Prioritäten-basierte Flussregelung
- Unterstützung von Time-Sensitive-Networking (TSN)
- Vier CPU-H/W-Unterbrechungszyklen
- IP/UDP/TCP-Prüfsummenablastung in Hardware
- Zwei USB2.0-Anschlüsse
- Der Anschluss kann als USB-Host, USB-Peripheriegerät oder USB-Dual-Role-Gerät (DRD-Modus) konfiguriert werden
- Integrierte USB-VBUS-Erkennung
- Serieller Kamer-Schnittstellen (CSI-2)-Empfänger mit D-PHY mit 4 Spuren
- Hochgeschwindigkeits-Datenempfangsschnittstelle für externe Prozessoren über CSI-2 und MIPI D-PHY
- Integrierter Ethernet-Switch unterstützt (insgesamt zwei externe Ports)
- Allgemeine Anschlussfähigkeit
- 9x universelle asynchrone Empfangs-/Sendeeinheiten (UART)
- 5x serielle Peripherieschnittstellen (SPI)-Controller
- 6x Schnittstellen vom Typ Inter-Integrated Circuit (I2C)
- 3x serielle Mehrkanal-Audio-Ports (McASP)
- Sende- und Empfangs-Takte mit bis zu 50 MHz
- Bis zu 4/6/16 serielle Daten-Pins über 3x McASP mit unabhängigen TX- und RX-Takten
- Unterstützt das Zeitmultiplexverfahren (Time Division Multiplex, TDM), Inter-IC Sound (I2S) und ähnliche Formate
- Unterstützt digitale Audioschnittstellenübertragung (SPDIF-, IEC60958-1- und AES-3-Formate)
- FIFO-Sende- und -Empfangs-Puffer (256 Bytes)
- Unterstützung für Audio-Referenzausgangstakt
- 3x verbesserte PWM-Module (ePWM)
- 3x verbesserte Quadrature-Encoder-Pulse-Module (eQEP)
- 3x verbesserte Capture-Module (eCAP)
- Die allgemeinen Ein-/Ausgänge (GPIO), alle mit LVCMOS-I/O, können als GPIO konfiguriert werden
- 3x Controller-Area-Network-(CAN)-Module mit CAN-FD-Unterstützung
- Entspricht dem CAN-Protokoll 2.0 A, B und ISO 11898-1
- Volle CAN-FD-Unterstützung (bis zu 64 Datensätze)
- Paritäts-/ECC-Prüfung für Nachrichten-RAM
- Geschwindigkeit von bis zu 8 MBit/s
- Speicher für Medien und Daten
- 3x Multi-Media-Karte/Secure Digital® (MMC/SD®/SDIO)-Schnittstelle
- 1x 8-Bit-eMMC-Schnittstelle mit einer Geschwindigkeit von bis zu HS200
- 2x 4-Bit-SD/SDIO-Schnittstelle bis zu UHS-I
- Kompatibel mit eMMC 5,1, SD 3.0 und SDIO-Version 3.0
- 1× Speicher-Controller für allgemeine Zwecke (GPMC) bis zu 133 MHz
- Flexible asynchrone Speicherschnittstelle mit 8- und 16-Bit-Datenbreite und bis zu vier Chip-Selects (22-Bit-Adressierung) (für NAND-, NOR-, gemultiplexte NOR- und SRAM-Speicher).
- Verwendet BCH-Code zur Unterstützung von 4-, 8- oder 16-Bit-ECC
- Verwendet Hamming-Code zur Unterstützung von 1-Bit-ECC
- Fehlerortungsmodul (ELM)
- Wird mit dem GPMC verwendet, um Adressen von Datenfehlern anhand von Syndrompolynomen zu lokalisieren, die mit einem BCH-Algorithmus generiert wurden
- Unterstützt die Fehlerortung von 4-, 8- und 16-Bit-Daten pro 512-Byte-Block aufgrund von BCH-Algorithmen
- OSPI/QSPI mit DDR/SDR-Unterstützung
- Unterstützung für serielle NAND- und serielle NOR-Flash- Bauteile
- 4 GBytes Speicheradressenunterstützung
- XIP-Modus mit optionaler On-the-Fly-Verschlüsselung
- 3x Multi-Media-Karte/Secure Digital® (MMC/SD®/SDIO)-Schnittstelle
- Leistungsmanagement
- Stromsparende Modi werden vom Gerät/Leistungsmanager unterstützt
- Teilweise IO-Unterstützung für CAN/GPIO/UART-Wakeup
- Stromsparende Modi werden vom Gerät/Leistungsmanager unterstützt
- Boot-Optionen
- UART
- I2C-EEPROM
- OSPI/QSPI-Flash
- GPMC-NOR/NAND-Flash
- Serieller NAND-Flash
- SD-Karte
- eMMC
- USB (Host) Massenspeicher-Gerät
- USB-Boot (Slave) von externem Host (DFU-Modus)
- Ethernet
- Technologie/Paket
- 16 nm FinFET-Technologie
- 18 mm x 18 mm, Full-Array mit 0,8 mm Raster, 484-Pin-FCCSP (ANF)
Applikationen
- Fahrzeug-/Premium-Audio-Verstärker
- Industrielle/Professionelle Audioapplikationen
- Luft- und Raumfahrt/Radar und Funk
- Marine-Ausrüstung/Sonar
- Medizintechnik und Gesundheitswesen/Ultraschallgeräte
- Prüfung und Messung/Instrumentierung
Funktionales Blockdiagramm
Development Tool
Texas Instruments Texas Instruments Spectrum Digital XDS560v2 System Trace
Fehlerbehebungssonden, die sowohl den herkömmlichen JTAG-Standard (IEEE1149.1) als auch den cJTAG (IEEE1149.7) unterstützen.
Veröffentlichungsdatum: 2025-07-07
| Aktualisiert: 2025-08-04