Texas Instruments SN74SSTUB32864 Konfigurierbarer 25-Bit-Registerbuffer
Der Texas Instruments SN74SSTUB32864 konfigurierbare 25-Bit-Registerbuffer ist für einen VCC-Betrieb von 1,7 V bis 1,9 V ausgelegt. Die 1:1-Pinbelegungskonfiguration erfordert lediglich ein Bauteil pro DIMM zur Ansteuerung von neun SDRAM-Lasten. In der 1:2-Pinbelegungskonfiguration sind zwei Bauteile pro DIMM zur Ansteuerung von achtzehn SDRAM-Lasten erforderlich. Alle Eingänge sind SSTL_18, mit Ausnahme der Reset(RESET)- und Steuer(Cn)-Eingänge, die LVCMOS sind. Alle Ausgänge sind Edge-gesteuerte Schaltungen, die für DIMM-Lasten mit offenen Enden optimiert sind und die Anforderungen gemäß den SSTL_18-Spezifikationen erfüllen.
Der SN74SSTUB32864 von Texas Instruments wird von einem Differential-Taktgeber (CLK und CLK) betrieben. Die Daten werden beim Übergang von CLK zu hoch und CLK zu niedrig registriert. Der C0-Eingang steuert die Pinbelegungskonfiguration der 1:2-Pinbelegung von der Register-A-Konfiguration (wenn niedrig) zur Register-B-Konfiguration (wenn hoch). Der C1-Eingang steuert die Pinbelegungskonfiguration von 25-Bit-1:1 (wenn niedrig) bis 14-Bit-1:2 (wenn hoch). C0 und C1 sollten während des normalen Betriebs nicht geschaltet werden. Die Steuerungen sollten fest mit einem gültigen niedrigen oder hohen Pegel verdrahtet sein, um das register im gewünschten Modus zu konfigurieren. In der 25-Bit-1:1-Pinbelegung werden die A6-, D6- und H6-Anschlüsse niedrig angesteuert und sind nicht zu verwendende (DNU) Pins.
In der DDR2-RDIMM-Applikation ist das RESET für CLK und CLK vollständig asynchron ausgelegt. Daher kann keine Timing-Beziehung zwischen den beiden sichergestellt werden. Bei Eintritt in das Reset wird das Register gelöscht und die Datenausgänge werden bezogen auf die Zeit, die für die Deaktivierung der Differential-Eingangsempfänger erforderlich ist, schnell niedrig angesteuert. Hingegen wird beim Austritt aus dem Reset, das Register bezogen auf die Zeit, die für die Aktivierung der Differential-Eingangsempfänger erforderlich ist, schnell aktiv. Solange die Dateneingänge niedrig sind und der Taktgeber während der Zeit vom niedrigen bis zum hohen Übergang des RESETs stabil ist, bis die Eingangsempfänger vollständig aktiviert sind, sorgt das Design des SN74SSTUB32864 dafür, dass die Ausgänge niedrig bleiben, wodurch sichergestellt wird, dass keine Störungen am Ausgang auftreten.
Merkmale
- Teil der Texas Instruments Widebus+™-Produktfamilie
- Pinbelegung optimiert das DDR2-DIMM-PCB-Layout
- Konfigurierbar als registrierter 25-Bit-1:1- oder 14-Bit-1:2-Buffer
- Chip-Auswahl-Eingänge sperren die Datenausgänge, sodass der Zustand nicht geändert werden kann und minimieren den Stromverbrauch des Systems.
- Die Ausgangs-Edge-Steuerschaltung reduziert das Schaltrauschen in einer Leitung mit offenen Enden
- Unterstützt SSTL_18 Dateneingänge
- Differential-Takteingänge (CLK und CLK)
- Unterstützt LVCMOS-Schaltpegel auf den Steuerungs- und RESET-Eingängen
- Unterstützt einen Industrie-Temperaturbereich (-40 °C bis +85 °C)
- RESET-Eingang deaktiviert Differential-Eingangsempfänger, setzt alle Register zurück und zwingt alle Ausgänge in den niedrigen Zustand