Texas Instruments LMK3H0102/LMK3H0102-Q1 Taktgeneratoren
Die referenzlosen Taktgeneratoren LMK3H0102/LMK3H0102-Q1 von Texas Instruments sind referenzlose Taktgeneratoren mit zwei Ausgängen, die mit PCIe Gen 1 bis Gen 6 kompatibel sind und Spread Spectrum Clocking (SSC) unterstützen. Sie basieren auf der proprietären Bulk Acoustic Wave (BAW)-Technologie von TI und bieten ±25 ppm Taktausgänge ohne Quarz oder externe Taktreferenz. Diese Geräte können zwei SSC-Takte, zwei Nicht-SSC-Takte oder einen SSC-Takt und einen Nicht-SSC-Takt gleichzeitig liefern. Das LMK3H0102/LMK3H0102-Q1 erfüllt die vollständige PCIe- Einhaltung von Gen 1 bis Gen 6. Dazu gehören Common Clock mit oder ohne SSC, Separate Reference Independent Spread (SRIS) und Separate Reference No Spread (SRNS). Diese Bauteile können einfach über GPIO- Pins oder eine2C Schnittstelle konfiguriert werden. Zur Stromversorgung der Bauteile kann ein externer DC/DC verwendet werden. Die LMK3H0102-Q1 Bauteile sind AEC-Q100 qualifiziert für Fahrzeuganwendungen.Merkmale
- Integrierter BAW-Resonator, keine externe Referenz erforderlich
- Flexible Frequenzerzeugung
- Zweikanal-Teiler mit bis zu drei einzigartigen Ausgangsfrequenzen von 2,5 MHz bis 400 MHz
- LVCMOS-Ausgänge von 1,8 V, 2,5 V oder 3,3 V werden bis zu 200 MHz unterstützt
- Kombination aus AC-LVDS, DC-LVDS, LP-HCSL und LVCMOS auf OUT0- und OUT1-Pins
- Zusätzlicher LVCMOS-Ausgang zur Erzeugung von bis zu fünf LVCMOS-Takten
- Sehr geringer PCIe-Jitter mit SSC
- PCIe-Gen-3-Gleichtakt-Jitter: 135.3fs max. (PCIe-Grenze beträgt 1ps)
- PCIe-Gen-4-Gleichtakt-Jitter: 135.3fs max. (PCIe-Grenze beträgt 500fs)
- PCIe-Gen-5-Gleichtakt-Jitter: 57.5fs max. (PCIe-Grenze beträgt 150fs)
- PCIe-Gen-6-Gleichtakt-Jitter: 34.5fs max. (PCIe-Grenze beträgt 100fs)
- PCIe-Gen-1- bis Gen-6-konform mit Gleichtakt mit oder ohne SSC, SRNS und SRIS
- Gesamte Ausgangsfrequenzstabilität von ±25 ppm
- Zwei Funktionsmodi (I2C oder vorprogrammierte OTP) mit vollständig konfigurierbarer I2C-Adresse
- Umgebungstemperatur: -40°C bis 85 °C
- Programmierbare SSC-Modulationstiefe
- Vorprogrammiert: -0,1 %, -0,25 %, -0,3 % und -0,5 % nach unten
- Register-programmierbar: -0,1 % bis -3 % Abwärtsspreizung oder ±0,05 % bis ±1,5 % Mittenspreizung
- 1,8 V bis 3,3 V Versorgungsspannung
- Interne LDOs mit -93,1 dBc PSNR bei 500 kHz Schaltrauschen für LP-HCSL-Ausgänge
- Einschaltzeit von < 1,5="">
- Ausgang-zu-Ausgang-Versatz von < 50="">
- Ausfallsichere digitale Eingangspins
Applikationen
- PCIe-Gen-1- bis Gen-6-Takterzeugung
- Server-Motherboard
- NIC/SmartNIC
- Hardware-Beschleuniger
- Multifunktionsdrucker
- PCIe-SSD
- Add-In -Karte PCIe- Erweiterungskarte
Datenblätter
Funktionales Blockdiagramm
Veröffentlichungsdatum: 2024-12-02
| Aktualisiert: 2025-07-10
