Renesas Electronics RC32514A-EVK FemtoClock™ 2 Evaluierungskit
Das RC32514A-EVK FemtoClock™ 2 Evaluierungskit von Renesas Electronics basiert auf dem RC32514A und RC22514A. Das RC32514A-EVK board ist mit dem RC32514 ausgestattet. Der RC22514 von Renesas ist funktional eine Untergruppe des RC32514A, so dass das Board eines oder beide Bauteile evaluieren kann.
Merkmale
- Jitter unter 100fs RMS (10 kHz bis 20 MHz)
- Konform mit ITU-T G.8262 für synchrones Ethernet/OTN (EEC/OEC) und ITU-T G.8262.1 für verbessertes synchrones Ethernet/OTN (eEEC/eOEC)
- Der PLL-Kern besteht aus einem analogen PLL mit fraktioneller Rückkopplung (APLL), der optional durch einen digitalen PLL (DPLL) gesteuert werden kann
- Wird mit einem 25 MHz bis 80 MHz Quarz oder XO betrieben
- APLL-Frequenz unabhängig von Eingangs-/Quarzfrequenz
- Wird als Frequenzsynthesizer, jitter-Dämpfer, synchroner Geräte-slave-Takt oder digital gesteuerter Oszillator (DCO) betrieben
- DPLL-Schleifenfilter programmierbar von 0,1 Hz bis 12 kHz
- DCO verfügt über eine Abstimmgranularität von < 1ppb
- Der programmierbare Eingangsbuffer unterstützt HCSL, LVDS oder 2x LVCMOS ohne externe Anschlüsse
- 1 MHz bis 800 MHz Eingangsfrequenzen (250 MHz für LVCMOS)
- Referenzmonitor qualifiziert/disqualifiziert den Eingangstakt
- Programmierbarer Statusausgang
- 4x differenzielle/8x LVCMOS-Ausgänge
- Alle Frequenzen von 10 MHz bis 1 GHz (180 MHz für LVCMOS)
- Programmierbarer Ausgangsbuffer unterstützt HCSL (DC-gekoppelt), LVDS/LVPECL/CML (AC-gekoppelt) oder 2x LVCMOS
- Differential-Ausgangsschwingung ist von 400 mV bis 800 mV wählbar
- Ausgangstaktphase individuell in 100ps-Schritten einstellbar
- Ausgangsfreigabeeingang mit programmierbarem Effekt
- Unterstützt bis zu 1 MHz I2C oder bis zu 20 MHz seriellen SPI-Prozessoranschluss
- Kann sich nach dem Reset automatisch über einen internen kundendefinierbaren programmierbaren One-Time-Speicher (OTP) mit bis zu vier verschiedenen Konfigurationen konfigurieren
Verwandte Produkte
Renesas Electronics RC22514A FemtoClock™ 2 Taktgenerator
Entwickelt, um neben einem PHY, Schalter, ASIC oder FPGA platziert zu werden, der mehrere Takte benötigt.
Weitere Ressourcen
Layout
Veröffentlichungsdatum: 2023-10-04
| Aktualisiert: 2023-10-23