Microchip Technology Switchtec™ PFX PCIe® Fanout-Schalter der 5. Gen.

Die Fanout-PCIe®-Switches Switchtec™ PFX Gen 5 von Microchip Technology unterstützen bis zu 100 Kanäle, 52 Ports, 26 virtuelle Switch-Partitionen und 48 nicht-transparente Brücken (NTBs). Diese Switches bieten Hot- und Surprise-Plug-Controller für jeden Port, erweiterte Fehlerbegrenzung, umfassende Diagnose- und Debugging-Funktionen sowie eine Vielzahl von I/O-Schnittstellen. Typische Anwendungsbereiche sind Rechenzentrumsausrüstung, Verteidigungs- und Industrieserver, Workstations, Testgeräte, Videoproduktions- und Rundfunkausrüstung, Mobilfunkinfrastruktur, Zugangsnetze und Metro-Netzwerke.

Merkmale

  • Leistungsstarke, nicht blockierende Schalter der 5. Generation:
    • 100 Spuren, 84 Spuren, 68 Spuren, 52 Spuren, 36 Spuren und 28 Spuren
    • Bis zu 48 NTBs, die jedem Anschluss zugewiesen werden können
    • Logische nichttransparente (NT) verbindung ermöglicht größere Topologien
    • Unterstützt 1+1 und N+1 Failover-Mechanismen
    • NT-Adressübersetzung mit direkten Fenstern und mehreren Unterfenstern pro BAR
  • DMA-Controller:
    • Hochleistungs- und Cut-Through-DMA-Engine mit extrem niedriger Latenz
    • Bis zu 64 DMA-Kanäle
  • Fehlereingrenzung
    • Erweiterte Fehlermeldung (AER) auf allen Anschlüssen
    • Downstream Port Containment (DPC) auf allen nachgeschalteten Anschlüssen
    • Completion Timeout Synthesis (CTS) zur Verhinderung von Fehlerzuständen in einem vorgeschalteten Host aufgrund von unvollständigen nicht gesendeten Transaktionen
    • Hot- und Surprise-Plug-Controller pro Anschluss
    • GPIOs konfigurierbar für verschiedene Kabel-/Steckverbinderstandards
  • PCIe-Schnittstellen
    • Passive, verwaltete und optische Kabel
    • SFF-8644, SFF-8643, SFF-8639, OCuLink und andere Steckverbinder
    • SHPC-fähige Steckplatz- und Edge-Anschlüsse
  • Diagnose und Debug
    • Echtzeit-Augendatenerfassung
    • Externe Loopback-Funktion
    • Fehler, Statistiken, Leistungsfähigkeit und TLP-Latenzzähler
  • Periphere Schnittstellen I/O:
    • Zweidraht-Schnittstellen (TWIs) mit SMBus-Unterstützung
    • SFF-8485-konforme SGPIO-Anschlüsse
    • Parallele GPIO-Pins
    • UARTs
    • 100/GE MAC-Ports (RMII/GMII)
    • JTAG- und EJTAG-Schnittstelle
  • Hochgeschwindigkeits-I/O:
    • PCIe Gen 5 32 GT/s
    • Unterstützt PCIe-konforme Link-Training und manuelle PHY-Konfiguration
  • Leistungsmanagement:
    • Active State Power Management (ASPM)
    • Software-gesteuertes Leistungsmanagement
  • ChipLink-Diagnose-Tools:
    • Umfangreiche Debug-, Diagnose-, Konfigurations- und Analyse-Tools mit einer intuitiven GUI
    • Zugriff auf Konfigurationsdaten, Managementfunktionen und Signalqualitäts-Analysetools (z. B. Echtzeit-Augenerfassung)
    • Verbindet sich mit dem Bauteil über In-Band-PCIe- oder Seitenbandsignale (UART, TWI und EJTAG)
  • Serialisierer/Deserialisierer mit geringem Stromverbrauch (SerDes)
  • Sichere Systemlösung mit Boot-Bildauthentifizierung

Applikationen

  • Rechenzentrumsanlagen
  • Verteidigungs- und Industrie-Server
  • Workstations
  • Testanlagen
  • Video-Produktions- und Rundfunkausrüstungen
  • Mobilfunkinfrastruktur
  • Zugangsnetze
  • Metronetze
  • Kernnetzwerke

Beispielapplikation

Blockdiagramm - Microchip Technology Switchtec™ PFX PCIe® Fanout-Schalter der 5. Gen.
Veröffentlichungsdatum: 2024-06-27 | Aktualisiert: 2026-01-28