Microchip Technology SAMA5D2-Baureihe SMART ARM-basierte Embedded MPUs

Die Microchip SAMA5D2-Baureihe SMART ARM-basierte Embedded MPUs sind energieeffiziente, hochleistungsfähige, integrierte MPUs auf der Basis des ARM® Cortex® A5-Prozessors. Sie integrieren die ARM NEON™ SIMD-Engine für beschleunigte Multimedia- und Signalverarbeitung. Sie verfügen außerdem über einen konfigurierbaren 128-Kbyte-L2-Cache, eine Fließkommaeinheit für hochpräzise Datenverarbeitung und zuverlässige Leistung sowie eine hohe Datenbandbreitenarchitektur. Das Bauteil verfügt über eine moderne Benutzerschnittstelle und Konnektivitäts-Peripheriegeräte.

The Microchip Technology SAMA5D2 MPUs offer advanced security functions to protect customer code and secure external data transfers. They include Arm TrustZone® technology, tamper detection, secure data storage, hardware encryption engine, on-the-fly decryption of code stored in external DDR or QSPI memory, and a secure bootloader.

Merkmale

ARM Cortex-A5-Core
- ARMv7-A-Architektur
- ARM TrustZone
- NEON Media Processing Engine
- Bis zu 500 MHz
- ETM™/ETB™ 8 Kbytes
Speicherarchitektur
- Speicher-Management-Einheit
- 32-Kbyte L1 Daten-Cache, 32-Kbyte L1-Befehls-Cache
- 128-Kbyte-L2-Cache konfigurierbar zur Verwendung als interner SRAM
- Ein verschlüsselter interner 128-Kbyte-SRAM
- Ein interner 160-Kbyte-ROM
- Verschlüsselter und maskierbarer 64-Kbyte-ROM-integrierter Microchip Bootloader/Microchip Secure Bootloader
- Entschlüsselter, nicht maskierbarer 96-Kbyte-ROM für die NAND Flash BCH ECC-Tabelle
- Verschlüsselter 16-Bit- oder 32-Bit-Double-Data-Rate-DDR-RAM-Controller mit hoher Bandbreite für bis zu 512 MByte 8-Bank-DDR2/DDR3 (nur DLL-Off)/DDR3L (nur DLL-Off)/LPDDR1/LPDDR2/LPDDR3, einschließlich „On-the-Fly“ Verschlüsselungs-/Entschlüsselungspfad
- 8-Bit-SLC / MLC-NAND-Controller mit bis zu 32-Bit-Fehlerkorrekturcode (PMECC)

Stromsparende Modi
- Extrem stromsparender Modus mit schneller Aktivierungsfunktion
- Stromsparender Backup-Modus mit 5-Kbyte SRAM- und SleepWalking-Funktionen
  - Aktivierungsfunktion von bis zu neun Aktivierungs-Pins, UART-Empfang, analoger Vergleich
  - Schnelle Aktivierungsfunktion
  - Erweiterter Backup-Modus mit DDR im Self-Refresh-Modus
Bis zu 128 I/Os
- Voll programmierbar über Set/Clear-Register
- Multiplexing von bis zu acht Peripheriefunktionen pro I/O-Leitung
- Jede I/O-Leitung kann einem Peripheriegerät zugewiesen oder als allgemeine I/O verwendet werden
- Der PIO-Controller bietet einen synchronen Ausgang mit bis zu 32 Bit Datenausgabe in einem Schreibvorgang
Gehäuse
- 289-Ball BGA, 14x14 mm Gehäuse 0,8 mm Rastermaß
- 256-Ball BGA, 8x8 mm Körper, 0,4 mm Rastermaß
- 196-Ball BGA, von 11x11 mm Gehäuse, 0,75 mm Rastermaß