Microchip Technology ProASIC3 Flash-FPGAs

Microsemi ProASIC3 Flash-FPGAs setzen neue Maßstäbe in Bezug auf Leistung, Dichte und Funktionen, die über diejenigen der ProASIC^PLUS®-Produktfamilie hinausgehen. Diese FPGAs enthalten eine nichtflüchtige Flash-Technologie, die eine sichere, stromsparende Einzelchip-Lösung sofort verfügbar macht. Die ProASIC3 Flash-FPGAs ermöglichen Designern das Erstellen von Systemen mit hoher Dichte mithilfe von bestehenden ASIC- oder FPGA-Designabläufen und Tools. Diese Bauteile bieten 1 kB von neuprogrammierbarem, nichtflüchtigem On-Chip-FlashROM-Speicher und eine Taktkonditionierungsschaltung, die auf einem integrierten Phasenregelkreis (PLL) basiert. Die ProASIC3 Bauteile unterstützen den ARM Cortex-M1-Soft-Prozessor-IP-Core, der Vorteile von Programmierbarkeit und kurzer Markteinführung bietet. Diese Flash-FPGAs eignen sich hervorragend für die Unterhaltungselektronik, Industrie-, Kommunikation- und Medizintechnik-Applikationen und Fahrzeuganwendungen.

Merkmale

Hohe Leistung:
- 15.000 bis 1 Million System-Gates
- Bis zu 144 Kb echter Dual-Port-SRAM
- Bis zu 300 Benutzer-I/Os
Neuprogrammierbare Flash-Technologie:
- Flash-basierter CMOS-Prozess mit 130 nm und 7 Metallschichten (6 Kupfer)
- Sofortige Unterstützung für Level 0
- Einzelchiplösung
- Programmerhaltungs-Design bei Abschaltung
Hohe Leistungsfähigkeit:
- Systemleistung von 350 MHz
- 64-Bit-PCI mit 3,3 V und 66 MHz
In-System-Programmierung (ISP) und Sicherheit:
- ISP mit 128-Bit-On-Chip-AES-Entschlüsselung (Advanced Ecryption Standard, AES) über JTAG (IEEE 1532-kompatibel) (mit Ausnahme der ARM^®-fähigen ProASIC3-^®3 Bauteilen)
- FlashLock^® zum Sichern von FPGA-Inhalten
Geringer Stromverbrauch:
- Core-Spannung für einen geringen Stromverbrauch
- Unterstützung nur für 1,5-V-Systeme
- Flash-Schalter mit niedriger Impedanz
Leistungsfähige Routing-Hierarchie:
- Routing und Taktstruktur segmentiert und hierarchisch
Embedded Speicher:
- 1 Kb nichtflüchtiger FlashROM-Benutzerspeicher
- SRAMs und FIFOs mit 4.608-Bit-RAM mit variablem Seitenverhältnis
- Blöcke (Organisation ×1, ×2, ×4, ×9, und ×18)
- Echter Dual-Port-SRAM (außer ×18)

Fortschrittliche I/O:
- 700 MBit/s DDR, LVDS-fähige I/Os (A3P250 und höher)
- Gemischter Spannungsbetrieb von 1,5 V, 1,8 V, 2,5 V und 3,3 V
- Große Auswahl von Versorgungsspannungs-Unterstützungen gemäß JESD8-B, die I/Os den Betrieb von 2,7 V bis 3,6 V ermöglichen
- Bank-wählbare I/O-Spannungen von bis zu 4 Banken pro Chip
- Einendige I/O-Standards:
  - LVTTL, LVCMOS 3,3 V/2,5 V/1,8 V/1,5 V, 3,3 V PCI/3,3 V PCI-X und LVCMOS 2,5 V/5 V Eingang
- Differential-I/O-Standards:
  - LVPECL, LVDS, B-LVDS und M-LVDS (A3P250 und höher)
- I/O-Register auf Eingangs-, Ausgangs- und Freigabe-Pfaden
- Hot-Swap-fähige I/Os mit kalter Ersatzschaltung
- Programmierbare Ausgangs-Anstiegsrate und Antriebsstärke
- Schwaches Pull-Up/Pull-Down
- IEEE 1149.1 (JTAG) Abgrenzungsscan-Test
- Pin-kompatible Gehäuse über die gesamte ProASIC3-Produktfamilie
Takt-Konditionierungsschaltung (CCC) und PLL:
- Sechs CCC-Blöcke und einen Block mit einem integrierten PLL
- Konfigurierbare Phasenverschiebung, Multiplizier-/Dividier- und Verzögerungsfunktionen sowie externe Rückkopplung
- Großer Eingangsfrequenzbereich von 1,5 MHz bis 350 MHz
ARM-Prozessor-Unterstützung in ProASIC3 FPGAs:
- M1-ProASIC3-Bauteile - ARM^®Cortex^®-M1-Soft-Prozessor, der mit oder ohne Debug-Funktion verfügbar ist