Microchip Technology ATSAM4C32 32-Bit-Mikrocontroller

Der Microchip Technology ATSAM4C32 32-Bit-Mikrocontroller (MCU) ist eine System-on-Chip-Lösung (SoC) für Smart-Energieapplikationen, die auf zwei leistungsstarken ARM® Cortex®-M4 RISC-Prozessoren basiert. Der ATSAM4C32 wird mit einer maximalen Geschwindigkeit von 120 MHz betrieben und verfügt über 2 MB Embedded-Flash, 304 KB SRAM und einen On-Chip-Cache für jeden Core. Die duale ARM Cortex-M4-Architektur ermöglicht die Integration eines Applikationslayers, Kommunikationslayers und Sicherheitsfunktionen in einem einzigen Gerät und bietet die Möglichkeit, den Programm- und Datenspeicher über eine externe 16-Bit-Bus-Schnittstelle zu erweitern.

Die Peripherie der ATSAM4C32 MCU umfasst eine fortschrittliche kryptografische Engine, einen Manipulationsschutz, eine Fließkommaeinheit (FPU), einen USB-Vollgeschwindigkeits-Host/Geräteanschluss, fünf USARTs, zwei UARTs, zwei TWIs und bis zu sieben SPIs. Darüber hinaus enthält das Bauteil einen PWM-Timer, zwei Dreikanal-Universal-16-Bit-Timer, eine kalibrierte stromsparende RTC, die im Backup-Bereich mit bis zu 0,5 µA läuft, und einen 50 x 6 segmentierten LCD-Controller.
Die SAM4C-Baureihe ist eine skalierbare Plattform, die neben den branchenführenden SAM4-Standard-Mikrocontrollern von Microchip den Designern von Stromzählern weltweit eine beispiellose Kostenstruktur, Leistung und Flexibilität bietet.

Merkmale

Applikations-/Master-Core
- ARM Cortex-M4, der mit bis zu 120 MHz betrieben wird
- Speicherschutzeinheit (Memory Protection Unit, MPU)
- DSP-Anweisung
- Thumb®-2-Befehlssatz
- Befehls- und Daten-Cache-Controller mit 2 Kbytes Cache-Speicher
- Speicher
  - Bis zu 2 MB eingebetteter Flash für Programmcode (I-Code-Bus) und Programmdaten (D-Code-Bus) mit integrierter ECC (2-Bit-Fehlererkennung und 1-Bit-Korrektur pro 128 Bit)
  - Bis zu 256 KByte eingebetteter SRAM (SRAM0) für Programmdaten (Systembus)
  - 8 Kbytes ROM mit eingebetteten Bootloader-Routinen (UART) und In-Application Programming (IAP) Routinen
Coprozessor (bietet die Möglichkeit, Applikations-, Kommunikations- oder Messfunktionen zu trennen)
- ARM Cortex-M4F wird mit bis zu 120 MHz betrieben
- IEEE® 754-konforme, einfach genaue Fließkommaeinheit (FPU)
- DSP-Anweisung
- Thumb-2-Befehlssatz
- Befehls- und Daten-Cache-Controller mit 2 Kbyte Cache-Speicher
- Speicher
  - Bis zu 32 KByte eingebetteter SRAM (SRAM1) für Programmcode (I-Code-Bus) und Programmdaten (D-Code-Bus und Systembus)
  - Bis zu 16 Kbytes eingebettetes SRAM (SRAM2) für Programmdaten (Systembus)
Symmetrische/asynchrone Dual-Core-Architektur
- Interrupt-basierte Interprozessor-Kommunikation
- Asynchrone Taktung
- Ein Interrupt-Controller (NVIC) für jeden Kern
- Jeder Peripherie-IRQ wird an jeden NVIC-Eingang weitergeleitet
Gemeinsame Systemsteuerung
- Netzteil
  - Eingebetteter Kern und LCD-Spannungsregler für Single-Supply-Betrieb
  - Power-on-Reset (POR), Brownout Detector (BOD) und Dual Watchdog für sicheren Betrieb
  - Ultra-low-power Backup-Modus (< 5 µA typisch bei 25 °C)
- Taktgeber
  - 3 MHz bis 20 MHz Oszillator mit Unterstützung von Quarz, Keramikresonator oder externem Taktgeber; unterstützt auch Taktfehlererkennung
  - Extrem stromsparender Oszillator mit 768 kHz, der Quarz oder ein externes Taktsignal und Frequenzüberwachung unterstützt
  - Hochpräziser, werkseitig getrimmter interner 4/8/12-MHz-RC-Oszillator mit On-the-Fly-Trimmfunktion
  - Eine Hochfrequenz-PLL bis 240 MHz, eine 8 MHz-PLL mit internem 32 kHz-Eingang, als Quelle für Hochfrequenz-PLL
  - Langsam taktender interner RC-Oszillator mit geringem Stromverbrauch als permanenter Taktgeber
- ~Ultra-Low-Power-RTC mit gregorianischem und persischem _Kalender, Wellenformerzeugung im Backup-Modus und Taktkalibrierungsschaltung für 768kHz Quarzfrequenzkompensationsschaltung
- Bis zu 23 periphere DMA-Kanäle (PDC)

Kryptographie
- Leistungsstarke AES 128 bis 256 mit verschiedenen Modi (GCM, CBC, ECB, CFB, CBC-MAC, CTR)
- TRNG (bis zu 38 Mbit/s Stream, mit getesteten Diehard und FIPS)
- Kryptobeschleuniger für öffentliche Schlüssel und zugehörige ROM-Bibliothek für RSA, ECC, DSA, ECDSA
- Integritätsprüfungsmodul (ICM) auf der Grundlage eines sicheren Hash-Algorithmus (SHA1, SHA224, SHA256), DMA-unterstützt
Sicherheit
- Bis zu vier physische Anti-Tamper-Detection-E/As mit Zeitstempelung und sofortiger Löschung der allgemeinen Backup-Register
- Sicherheitsbit zum Schutz des Geräts vor JTAG-Zugriffen
Gemeinsam genutzte Peripherie
- Ein segmentierter LCD-Controller mit geringem Stromverbrauch
  - Anzeigekapazität von 50 Segmenten und 6 gemeinsamen Terminals
  - Per Software wählbare LCD-Ausgangsspannung (Kontrast)
  - Geringe Stromaufnahme im Stromsparmodus
  - Kann im Backup-Modus verwendet werden
- Bis zu fünf USARTs mit ISO7816, IrDA®, RS-485, SPI und Manchester-Modus
- Zwei 2-Draht-UARTs, von denen ein UART (UART1) einen optischen Transceiver unterstützt, der eine galvanisch getrennte serielle Kommunikation mit Handgeräten, wie z. B. Kalibratoren, gemäß den Normen ANSI-C12.18 oder IEC62056-21 ermöglicht
- Full-Speed-USB-Host- und -Geräteanschluss (nur für SAM4C32E in einem 144-Pin-Gehäuse verfügbar)
- Bis zu zwei 400 kHz Master/Slave- und Multi-Master-Zweidrahtschnittstellen (I²C-kompatibel)
- Bis zu sieben serielle Peripherieschnittstellen (SPI)
- Zwei 3-Kanal 16-Bit Timer/Counter mit Capture-, Waveform-, Compare- und PWM-Modus
- Quadratur-Decoderlogik und 2-Bit-Gray-Up / Down-Zähler für Schrittmotor
- 4-Kanal-16-Bit-Pulsbreitenmodulator
- 32-Bit-Echtzeit-Timer
Analog-Wandlungsblock
- 8-Kanal, 500 kS/s, stromsparender 10-Bit-SAR-ADC mit Digital Averager, der eine 12-Bit-Auflösung bei 30 kS/s bietet
- Software-gesteuerte On-Chip-Referenz im Bereich von 6 V bis 3,4 V
- Messkanal für Temperatursensor und Backup-Batteriespannung
Debug-Funktionen
- Sterntopologie AHB-AP Debug Access Port-Implementierung mit gemeinsamen SW-DP / SWJ-DP bietet höhere Leistung als Daisy-Chain-Topologie
- Debug-Synchronisation zwischen beiden Cores (Cross-Triggering zu/von jedem Core für Halt und Run Mode)
I/O
- Bis zu 106 E/A-Leitungen mit externer Interrupt-Fähigkeit (Flanken- oder Pegelempfindlichkeit), Schmitt-Trigger, internem Pull-up/Pull-down, Entprellung, Glitch-Filterung und On-Die-Serienwiderstandsabschluss
Gehäuse
- LQFP-100 von 14 mm x 14 mm, 0,5 mm Rastermaß
- 14 mm x 14 mm TQFP-100; 0,5 mm Rastermaß
- 20 mm x 20 mm TQFP-144; 0,5 mm Rastermaß