Infineon Technologies CYT4BF TRAVEO™ T2G 32-Bit Automotive-MCUs

Die CYT4BF TRAVEO ™ T2G 32-Bit Automotive-MCUs von Infineon Technologies zielen auf Automotive-Systeme wie High-End-Karosseriesteuereinheiten, Zonensteuerung und Soundsysteme ab. Der CYT4BF verfügt über zwei Arm® Cortex®-M7 CPUs für die Primärverarbeitung und über einen Arm®Cortex ®-M0+ CPU für die Peripherie- und Sicherheitsverarbeitung. Diese Bauteile verfügen über eingebettete Peripheriegeräte, die ein Controller Area Network mit flexibler Datenrate (CAN FD), Local Interconnect Network (LIN) sowie Ethernet unterstützen. Die TRAVEO™ T2G-Bauteile werden in einem fortschrittlichen 40 nm Verfahren hergestellt. Der CYT4BF verfügt einen stromsparenden Flash-Speicher sowie über mehrere leistungsstarke analoge und digitale Peripheriegeräte. Die 32-bit-Automobil-MCUs CYT4BF TRAVEO ™ T2G von Infineon Technologies ermöglichen die Erstellung von sicheren Plattformen für die Computerbranche.

Merkmale

CPU-Subsystem
- 2x 350 MHz (maximal) 32-bit ARM Cortex-M7 CPU, jeweils mit
  - Einzelzyklus-Multiplikation
  - Einzel-/Doppelpräzisions-Fließkommaeinheit (FPU)
  - Speicherschutzeinheit (Memory Protection Unit, MPU)
  - 16 KB Anweisung und 16 KB Daten mit eng gekoppelten Speichern (Tightly Coupled Memories, TCM)
- 100 MHz (maximal) 32-Bit ARM Cortex M0+ CPU mit
  - Einzelzyklus-Multiplikation
  - Speicherschutzeinheit
- Inter-Prozessor-Kommunikation in Hardware
- 3x DMA-Controller
  - Peripherie-DMA-Controller #0 (P-DMA0) mit 143x Kanälen
  - Peripherie-DMA-Controller #1 (P-DMA1) mit 65x Kanälen
  - Speicher-DMA-Regler #0 (M-DMA0) mit 8x Kanälen
Integrierte Speicher
- 8.384 KB Code-Flash mit zusätzlichen 256 KB Work-Flash
  - Read-While-Write (RWW) ermöglicht die Aktualisierung des Code-Flash/Work-Flash während der Ausführung des Codes
  - aus Einzel- und Dual-Bank-Modi (speziell für das FirmWare-Update Over-The-Air [FOTA])
  - Flash-Programmierung über die SWD/JTAG-Schnittstelle
- 1.024 KB SRAM mit wählbarer Erhaltungsgranularität
Kryptographie-Engine
- Unterstützt ein erweitertes Hardware-Erweiterungsmodul (Enhanced Secure Hardware Extension, eSHE) und Hardware-Sicherheitsmodul (Hardware Security Module, HSM)
- Sicheres Hochfahren und Authentifizieren
  - Digitale Signaturverifizierung verwenden
  - Schnelles sicheres Booten
- AES: 128-Bit-Blöcke, 128-/192-/256-Bit-Schlüssel
- 3DES: 64-Bit-Blöcke, 64-Bit-Schlüssel
- Vectoreinheit, die die asymmetrische Schlüsselkryptographie, wie z. B. Rivest-Shamir-Adleman (RSA) und Elliptic Curve (ECC) unterstützt
- SHA-1/2/3: SHA-512, SHA-256, und SHA-160 mit Eingangsdaten mit variabler Länge
- CRC: unterstützt CCITT CRC16 und IEEE-802.3 CRC32
- Echter Zufallsnummerngenerator (TRNG) und Pseudo-Zufallsnummerngenerator (PRNG)
- Galois/Zählermodus (GCM)
Funktionale Sicherheit für ASIL-B
- Speicherschutzeinheit (MPU)
- Gemeinsame Speicherschutzeinheit (SMPU)
- Peripherie-Schutzeinheit (PPU)
- Watchdog-Timer (WDT)
- Multi-Counter Watchdog-Timer (MCWDT)
- Niederspannungerkennung (LVD)
- Brown-Out-Detektor (BSB)
- Überspannungerkennung (OVD)
- Taktüberwachung (CSV)
- Hardware-Fehlerbehebung (SECDED ECC) auf allen sicherheitskritischen Speichern (SRAM, Flash, TCM)
Stromsparender Betrieb von 2,7 V bis 5,5 V
- Stromsparende Modi Aktiv, Schlaf, stromsparender Schlaf, DeepSleep und Ruhezustand für ein fein abgestuftes Leistungsmanagement
- Konfigurierbare Optionen für robuste BOD
  - 2x Schwellenwerte (2,7 V und 3,0 V) für BOD auf V_DDD und V_DDA
  - 1x Schwellenwert (1,1 V) für BOD auf V_CCD
Aktivierungs-Unterstützung
- Bis zu 2x Pins für die Aktivierung aus dem Ruhezustand
- Bis zu 240 GPIO-Pins für die Aktivierung aus dem Schlaf-Modus
- Ereignis-Generator, SCB, Watchdog-Timer, RTC-Alarme für die Aktivierung aus den DeepSleep-Modi
Taktquellen
- Interner Hauptoszillator (IMO)
- Interner Oszillator mit niedriger Geschwindigkeit (ILO)
- Externer Quarzoszillator (ECO)
- Takt-Quarzoszillator (WCO)
- Phasenregelkreis (PLL)
- Frequenzregelkreis (FLL)
Kommunikationsschnittstelle
- Bis zu 10x CAN-FD-Kanäle
  - Erhöhte Datenrate (bis zu 8 Mbps) im Vergleich zum klassischen CAN, begrenzt durch die Topologie der physikalischen Schicht und die Transceiver
  - ISO 11898-1:2015 konform
  - Erfüllt alle Anforderungen der Bosch CAN FD-Spezifikation V1.0 für nicht-ISO CAN FD
  - ISO 16845:2015 Zertifikat verfügbar
- Bis zu 11x während der Laufzeit rekonfigurierbare SCB-Kanäle (serieller Kommunikationsblock), jeweils konfigurierbar als I²C, SPI oder UART
- Bis zu 20x unabhängige LIN-Kanäle, LIN-Protokoll ISO 17987 konform
- Bis zu 2x 10/100/1000 MBit/s Ethernet MAC-Schnittstellen, die IEEE-802.3az konform sind
  - Unterstützte PHY-Schnittstellen: Medienunabhängige Schnittstelle (MII) und reduzierte medienunabhängige Schnittstelle (RMII), Gigabit-medienunabhängige Schnittstelle (GMII), Reduzierte Gigabit-medienunabhängige Schnittstelle (RGMII)
  - Kompatibel mit IEEE-802.1BA Audio-Video-Bridging (AVB)
  - Kompatibel mit dem IEEE-1588 Präzisions-Zeitprotokoll (PTP)
- FlexRay-Schnittstelle (V2.1), konfigurierbar für einen oder zwei Datenkanäle für die Fehlertoleranz, unterstützt Datenraten bis zu 10 Mbps
Schnittstelle für externen Speicher
- 1x SPI (Einzel, Doppel, Quad oder Oktal) oder HYPERBUS™-Schnittstelle
- On-the-Fly-Verschlüsselung und -Entschlüsselung
- Execute-In-Place (XIP) aus externem Speicher

SDHC-Schnittstelle
- 1x Secure Digital High Capacity (SDHC)- Schnittstelle mit Unterstützung eingebetteter MultiMediaCard (eMMC), Secure Digital (SD) oder SDIO (Secure Digital Input Output), konform mit den Spezifikationen eMMC 5.1, SD 6.0 und SDIO 4.10
- Datenraten bis zu SD High-Speed 50 MHz, oder eMMC 52 MHz DDR
Audio-Schnittstelle
- 3x Schnittstellen Inter-IC Sound (I²S) für den Anschluss digitaler Audiogeräte
- I²S, linksbündige oder Audio-Time-Division-Multiplex-Datenformate (TDM)
- Unabhängiger Sende- oder Empfangsbetrieb, jeweils im Master- oder Slave-Modus
Timer
- Bis zu 102x 16-Bit und 16x 32-Bit Timer/Counter Pulsweitenmodulator (TCPWM) Blöcke
  - Bis zu 15x 16-Bit-Zähler für die Motorsteuerung
  - Bis zu 87x 16-Bit-Zähler und 16x 32-Bit-Zähler für herkömmliche Operationen
  - Unterstützt die Modi Timer, Capture, Quadratur-Dekodierung, Pulsweitenmodulation (PWM), PWM mit Totzeit (PWM_DT), Pseudo-zufällige PWM (PWM_PR) und Schieberegister (SR)
- Bis zu 16x Ereignis-Generierungs-Timer (EVTGEN) unterstützen die zyklische Aktivierung aus dem DeepSleep-Modus, Ereignisse lösen eine bestimmte Bauelement-Operation aus (z.B. die Ausführung eines Interrupt-Handlers, eine SAR-ADC-Wandlung usw.)
Echtzeituhr (RTC)
- Felder Jahr/Monat/Datum, Wochentag, Stunde:Minute:Sekunde
- Unterstützt sowohl 12- als auch 24-Stunden-Formate
- Automatische Schaltjahreskorrektur
I/O
- Bis zu 240x programmierbare I/Os
- 3x I/O-Typen
  - GPIO Standard (GPIO_STD)
  - GPIO Erweitert (GPIO_ENH)
  - Hochgeschwindigkeits-I/O-Standard (HSIO_STD)
Regler
- Erzeugt eine nominale Core-Versorgung von 1,1 V aus einer 2,7 V bis 5,5 V Eingangsversorgung
- 3x Regler-Arten
  - DeepSleep
  - Core, intern
  - Core, extern
Analog programmierbar
- 3x SAR A/D-Wandler mit bis zu 99x externen Kanälen (96x E/As + 3x E/As für die Motorsteuerung)
  - Jeder ADC unterstützt 32x logische Kanäle mit 32x + 1x physischen Verbindungen
  - Jeder externe Kanal kann mit jedem logischen Kanal im jeweiligen SAR verbunden werden.
- Jeder ADC unterstützt eine Auflösung von 12 Bit und Abtastraten von bis zu 1Msps
- Jeder ADC unterstützt außerdem bis zu 6x interne analoge Eingänge wie z.B.
  - Bandlücken-Referenz zur Ermittlung der absoluten Spannungsniveaus
  - Kalibrierte Diode für die Berechnung der Sperrschichttemperatur
  - 2x AMUXBUS-Eingänge und 2x direkte Anschlüsse zur Überwachung der Versorgungspegel
- Jeder ADC unterstützt die Adressierung externer Multiplexer
- Jeder ADC verfügt über einen Sequenzer, der das autonome Scannen der konfigurierten Kanäle unterstützt
- Synchronisierte Abtastung aller ADCs für Motor-Sensorik-Applikationen
Smart-I/O
- Bis zu 5x Smart-I/O-Blöcke, die boolesche Operationen auf Signalen durchführen können, die zu und von I/Os gesendet werden
- Unterstützt bis zu 36x I/Os (GPIO_STD)
Debug-Schnittstelle
- JTAG-Controller und SchnittstelleIEEE-1149.1-2001 konform
- Arm® SWD (Serial Wire Debug) Anschluss
- Unterstützt Arm® Embedded Trace-Makrozelle (ETM)
  - Datenverfolgung mit SWD
  - Befehls- und Datenverfolgung mit JTAG
Kompatibel mit Industriestandard-Tools, GHS/MULTI oder IAR EWARM für Code-Entwicklung und Debugging
Gehäuseoptionen
- 176-TEQFP, 24 mm × 24 mm × 1,7 mm (Maximum), 0,5 mm Rastermaß
- 272-BGA, 16 mm × 16 mm × 1,7 mm (Maximum), 0,8 mm Ball-Rastermaß
- 320-BGA, 17 mm × 17 mm × 1,7 mm (Maximum), 0,8 mm Ball-Rastermaß
Qualifiziert für Fahrzeuganwendungen gemäß AEC-Q100