Infineon Technologies CYT3DL Traveo™ T2G 32-Bit-MCUs für Fahrzeuge

TRAVEO ™ T2G 32-Bit-MCUs für Fahrzeuge der Baureihe CYT3DL von Infineon Technologies sind für Fahrzeugsysteme, wie z. B. Kombiinstrumente und Head-Up-Displays (HUD) ausgelegt. Die MCUs der Baureihe CYT3DL verfügen über eine 2D-Grafik-Engine, eine Soundverarbeitung, eine ARM® Cortex®-M7-CPU mit bis zu 240 MHz für die Primärverarbeitung und eine ARM Cortex-M0+-CPU für die Peripherie-/Sicherheitsverarbeitung. Die MCUs enthalten eine WVGA-GFX und sind in zwei einzigartigen Gehäusen erhältlich: TEQFP-Gehäuse mit 216 Pins und BGA-Gehäuse mit 272 Kugeln. Die Produkte der Produktfamilie TRAVEO T2G CYT3DL von Infineon enthalten eine integrierte Peripherie, die Controller Area Networks mit einer flexiblen Datenrate (CAN FD), lokale Verbindungsnetzwerke (Local Interconnect Network, LIN), Takterweiterungs-Peripherieschnittstellen (CXPI) und Ethernet unterstützt. Die Bauteile werden mit einem fortschrittlichen Prozess von 40 nm-hergestellt. Die TRAVEO T2G 32-Bit-MCUs für Fahrzeuge der Baureihe CYT3DL enthalten den stromsparenden Flash-Speicher von Infineon und mehrere leistungsstarke analoge/digitale Peripherien und bilden eine sichere Computerplattform.

Merkmale

  • Grafik-Subsystem
    • Unterstützt 2D- und 2.5D-Grafikwiedergabe (perspektivisches Warping, 3D-Effekte)
    • Interne Farbauflösung
    • 2.048 KB eingebetteter Video-RAM-Speicher (VRAM)
    • 2x Videoausgangsschnittstellen unterstützen Displays mit den folgenden Eigenschaften:
      • Parallelgeschalteter RGB (1.600 × 600 maximale Anzeigegröße bei 40 MHz)
      • FPD-link einfach (1.920 × 720 maximale Displaygröße bei 110 MHz)
    • 1 x Erfassungs-Engine für Videoeingangsverarbeitung für ITU 656- oder parallelgeschalteten RGB/YUV- oder MIPI CSI-2-Eingang
    • Display-Verzug während des Betriebs für HUD-Applikationen
    • Direkte Videodurchführung von der Erfassung zur Display-Schnittstelle mit Grafik-Overlay
    • Composition-Engine für Szenen-Komposition aus Displayschichten
    • Display-Engine für Video-Timing-Generierung und Anzeigefunktionen
    • Zeichnungs-engine zur Beschleunigung der Vektorgrafik-Rendering
    • Befehlssequenzer für die Einrichtung und Steuerung des Rendering-Prozesses
    • Unterstützt Grafik-Rendering ohne Frame-Puffer (on-the-fly)
    • Einkanal-FPD-Link-/LVDS-Schnittstelle für Videoausgang mit bis zu HD-Auflösung
  • Sound-Subsystem
    • 4 x Time-Division-Multiplexing-Schnittstellen (TDM)
    • 2x Pulscodemodulations-Pulsweitenmodulations-Schnittstellen (PCM-PWM)
    • Bis zu 5 x Soundgenerator-Schnittstellen (SG)
    • 2 x PCM-Audio-Stream-Mischer mit 5 x Eingangsströmen
    • 1 x Audio-Digital-Analog-Wandler (DAC)
  • CPU-Subsystem
    • 240 MHz (max.) ARM Cortex-M7 32-Bit-CPUs mit:
      • Einzelzyklus-Multiplikation
      • Fließkommaeinheit (FPU) mit einfacher/doppelter Präzision
      • 16 KB Daten-Cache, 16 KB Befehls-Cache
      • Speicherschutzeinheit (Memory Protection Unit, MPU)
      • 64 KB-Befehls- und 64 KB-Daten-Tightly-Coupled-Speicher (TCM)
    • 100 MHz ARM Cortex-M0 + 32-Bit-CPU mit:
      • Einzelzyklus-Multiplikation
      • Speicherschutzeinheit
    • Inter-Prozessor-Kommunikation in Hardware
    • 4 x DMA-Controller
  • Integrierte Speicher
    • 4.160 KB Code-Flash mit zusätzlichem 128 KB Work-Flash
    • 384 KB SRAM mit wählbarer Retention-Granularität
  • Krypto-Engine
    • Unterstützt Enhanced Secure Hardware Extension (eSHE) und Hardware-Sicherheitsmodul (HSM)
    • Sicheres Hochfahren und Authentifizieren
    • AES: 128-Bit-Blöcke, 128-/192-/256-Bit-Schlüssel
    • 3DES: 64-Bit-Blöcke, 64-Bit-Schlüssel
    • Vektoreinheit, die asymmetrische Schlüsselkryptografie, wie z. B. Riest-Shamir-Adleman (RSA) und Elliptic Curve (ECC) unterstützt
    • SHA-1/2/3: SHA-512, SHA-256, SHA-160 mit Eingangsdaten mit variabler Länge
    • Unterstützt CITT CRC16 und IEEE-802.3 CRC32
    • Echter Zufallsnummerngenerator (TRNG) und Pseudo-Zufallsnummerngenerator (PRNG)
    • Galois/Zählermodus (GCM)
  • Funktionale Sicherheit für ASIL-B
    • Speicherschutzeinheit (Memory Protection Unit, MPU)
    • Gemeinsame Speicherschutzeinheit (SMPU)
    • Peripherie-Schutzeinheit (PPU)
    • Watchdog-Timer (WDT)
    • Multi-Counter Watchdog-Timer (MCWDT)
    • Niederspannungs-Detektor (LVD)
    • Brown-Out-Erkennung (BOD)
    • Überspannungserkennung (OVD)
    • Überstromerkennung (OCD)
    • Taktüberwachung (CSV)
    • Hardware-Fehlerkorrektur (SECDED ECC) auf allen sicherheitskritischen Speichern (SRAM, flash und TCM)
  • Stromsparender 2,7-V- bis 5,5-V-Betrieb
    • Stromsparende Modi Aktiv, Schlaf, stromsparender Schlaf, DeepSleep und Ruhezustand für ein fein abgestuftes Leistungsmanagement
    • Konfigurierbare Optionen für robuste BOD
  • Aktivierungs-Unterstützung
    • Bis zu 4 x Pins zur Aktivierung aus dem Ruhezustand
    • Bis zu 61 x GPIO-Pins zur Aktivierung aus dem DeepSleep-Modus
    • Ereignisgenerator, SCB, Watchdog-Timer und RTC-Alarme zur Aktivierung aus DeepSleep-Modi
  • TAKTUNGEN
    • Interner Hauptoszillator (IMO)
    • Interner Oszillator mit niedriger Geschwindigkeit (ILO)
    • Externer Quarzoszillator (ECO)
    • Watch-Quarzoszillator (WCO)
    • Phasenregelschleife (PLL)
    • Frequenzregelschleife (FLL)
    • Stromsparender externer Quarzoszillator (LPECO)
  • Kommunikationsschnittstelle
    • Bis zu 4 x CAN-FD-Kanäle
    • Bis zu 12 x zur Laufzeit rekonfigurierbare SCB-Kanäle (serieller Kommunikationsblock), die jeweils alsI2C, SPI oder UART konfigurierbar sind.
    • Bis zu 2x unabhängige LIN-Kanäle
    • Bis zu 2x CXPI-Kanäle mit Datenraten von bis zu 20 kb/s
    • 10/100 Mb/s Ethernet-MAC-Schnittstelle gemäß IEEE-802.3bw
  • Serielle Speicherschnittstelle (SMI)
    • 2x SPIs (Einzel-, Dual-, Quad oder Oktal), xSPI-Schnittstelle
    • On-the-Fly-Verschlüsselung und -Entschlüsselung
    • Execute-In-Place (XIP) von externem Speicher
  • Timer
    • Bis zu 50x16-Bit- und 32x32-Bit-Timer/Zähler-Pulsweitenmodulator-Blöcke (TCPWM) für regulären Betrieb
    • Bis zu 16 x Ereignisgenerierungs-Timer (EVTGEN) unterstützen eine zyklische Aktivierung aus DeepSleep
  • Echtzeituhr (RTC)
    • Jahr/Monat/Datum, Wochentag und Stunde: Minute: zweite Felder
    • 12- und 24-Stunden-Formate
    • Automatische Schaltjahreskorrektur
  • I/O
    • Bis zu 135 x programmierbare I/Os
    • 4 x I/O-Typen
      • GPIO Standard (GPIO_STD)
      • GPIO Erweitert (GPIO_ENH)
      • GPIO-Schrittmotorsteuerung (GPIO_SMC)
      • Rauscharmer Hochgeschwindigkeits-I/O-Standard (HSIO_STDLN)
  • Verlust-
    • Regler
    • PMIC-Steuermodul
  • Analog programmierbar
    • 1 x SAR-Analog-Digital-Wandler
    • Darüber hinaus unterstützt der ADC 6 interne analoge Eingänge:
      • Bandlückenreferenz zur Festlegung von absoluten Spannungspegeln
      • Kalibrierte Diode für die Berechnung der Sperrschichttemperatur
      • 2x AMUXBUS-Eingänge und 2x direkte Anschlüsse zur Überwachung der Versorgungspegel
    • ADC unterstützt die Adressierung von externen Multiplexern
    • Der ADC verfügt über einen Sequenzer, der ein autonomes Scannen von konfigurierten Kanälen unterstützt
  • Smart-I/O
    • 1 x Smart-I/O-Block, der boolesche Betriebsabläufe auf Signalen ausführen kann, die zu und von I/Os gehen
    • Unterstützt bis zu 8 x I/Os (GPIO _ STD)
  • Debug-Schnittstelle
    • JTAG-Controller und Schnittstelle konform mit IEEE-1149.1-2001
    • ARM SWD-Anschluss (Serial Wire Debug)
    • Unterstützt ARM Embedded Trace Macrocell (ETM) -Trace
  • Kompatibel mit Industriestandard-Tools, GHS-Multi- oder IAR-EWARM für die Code-Entwicklung und das Debugging
  • Gehäuseoptionen
    • 272-BGA, 16 mm × 16 mm × × 1,7 mm (max.), 0,8 mm Bball-Rastermaß
    • 216-TEQFP, 24 mm × 24 mm × × 1,6 mm (max.), 0,4 mm Ball-Rastermaß

Applikationen

  • Kombiinstrumente in der Automobilindustrie
  • LED-Frontbeleuchtung für Fahrzeuge
  • Hochleistungs-Cockpit-Computer
  • Infotainment in Fahrzeugen (IVI) und HMI

Blockdiagramm

Blockdiagramm - Infineon Technologies CYT3DL Traveo™ T2G 32-Bit-MCUs für Fahrzeuge
Veröffentlichungsdatum: 2024-09-11 | Aktualisiert: 2025-02-28