Analog Devices Inc. ADF4196 Fractional-N PLLs Frequenzsynthesizer
Die ADF4196 Fractional-N PLLs Frequenzsynthesizer von Analog Devices implementieren lokale Oszillatoren (LO) in den Aufwärts- und Abwärtswandlungsbereichen von drahtlosen Sendern und Empfängern. Das Design von ADF4196 entspricht den GSM/EDGE-Sperrzeiten für Basisstationen. Die schnelle Einschwingfähigkeit der Baureihe macht den ADF4196 gut für Puls-Doppler-Radar-Applikationen geeignet. Das Design umfasst einen rauscharmen, digitalen Phasenfrequenzdetektor (PFD) und eine Präzisions-Differential-Ladungspumpe. Der Differenzverstärker ADF419 wandelt den Ausgang der Differential-Ladungspumpe in eine einendige Spannung für den externen spannungsgesteuerten Oszillator (VCO) um. Der Sigma-Delta-(Σ-Δ)-basierte fraktionale Interpolator in Verbindung mit dem N-Teiler ermöglicht eine programmierbare Modul-Fraktional-N-Teilung. Entwickler können einen kompletten Phasenregelkreis (PLL) implementieren, wenn der Synthesizer mit einem VCO und einem externen Schleifenfilter verwendet wird. Die Schaltarchitektur des ADF419 sorgt dafür, dass sich der Phasenregelkreis innerhalb der GSM-Zeitfenster-Schutzperiode befindet. Diese Schaltarchitektur beseitigt die Notwendigkeit für einen zweiten Phasenregelkreis und dazugehörigen Isolationsschalter. Infolgedessen reduziert die Fraktional-N-Phasenregelkreis-Architektur die Komplexität, die PCB-Fläche, die Abschirmung und die Charakterisierung im Vergleich zu früheren Ping-Pong-GSM-Phasenregelkreis-Architekturen.
The ADF419 features a switching architecture that ensures that the PLL settles within the GSM time-slot guard period. This switching architecture eliminates the need for a second PLL and associated isolation switches. As a result, the fractional-N PLL architecture decreases the complexity, PCB area, shielding, and characterization compared to previous ping-pong GSM PLL architectures.
Merkmale
- Fast settling, fractional-N PLL architecture
- Single PLL replaces ping-pong synthesizers
- Frequency hop across GSM band in 5μs with phase settled within 20μs
- 1 degree rms phase error at 4GHz RF output
- Digitally programmable output phase
- RF input range up to 6GHz
- 3-wire serial interface
- On-chip, low-noise differential amplifier
- −216dBc/Hz phase noise figure of merit
Applikationen
- GSM/EDGE base stations
- PHS base stations
- Pulse-Doppler radar
- Instrumentation and test equipment
- Beam-forming/phased array systems
Functional Block Diagram
Veröffentlichungsdatum: 2017-02-24
| Aktualisiert: 2022-03-11