TQFP-100 FPGA – Universalschaltkreis

Ergebnisse: 161
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (EUR) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS ECAD Model Serie
Anzahl der Logik-Elemente
Adaptive Logikmodule – ALMs
Embedded Speicher
Anzahl der I/Os
Versorgungsspannung - Min.
Versorgungsspannung - Max.
Minimale Betriebstemperatur
Maximale Betriebstemperatur
Montageart
Verpackung/Gehäuse
Qualifikation
Verpackung
Lattice FPGA – Universalschaltkreis 640 LUTs 74 IO 1.2V -4 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 90
Mult.: 90

LCMXO640E 640 LE 320 ALM 0 bit 74 I/O 1.14 V 1.26 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 640 LUTs 74 IO 1.2V -4 Spd I
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 90
Mult.: 90

LCMXO640E 640 LE 320 ALM 0 bit 74 I/O 1.14 V 1.26 V - 40 C + 100 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 640 LUTs 74 IO 1.2V -5 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 90
Mult.: 90

LCMXO640E 640 LE 320 ALM 0 bit 74 I/O 1.14 V 1.26 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 640 LUTs 74 I/O 1.8/2.5/3.3V -4 Spd
Datenblatt
Vorlaufzeit 40 Wochen
Min.: 1
Mult.: 1

LCMXO640C 640 LE 320 ALM 0 bit 74 I/O 1.71 V 3.465 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 1280 LUTs 80 I/O 1.2V -2 SPD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

LCMXO2 1280 LE 640 ALM 64 kbit 79 I/O 1.14 V 1.26 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 1280 LUTs 80 I/O 1.2V -3 SPD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

LCMXO2 1280 LE 640 ALM 64 kbit 79 I/O 1.14 V 1.26 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 2112 LUTs 80 IO 3.3V 4 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

LCMXO2 2112 LE 1056 ALM 74 kbit 79 I/O 1.14 V 1.26 V - 40 C + 100 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 2112 LUTs 80 IO 3.3V 5 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

LCMXO2 2112 LE 1056 ALM 74 kbit 79 I/O 1.14 V 1.26 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 2112 LUTs 80 IO 3.3V 5 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

LCMXO2 2112 LE 1056 ALM 74 kbit 79 I/O 1.14 V 1.26 V - 40 C + 100 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 2112 LUTs 80 IO 3.3V 6 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

LCMXO2 2112 LE 1056 ALM 74 kbit 79 I/O 1.14 V 1.26 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 2112 LUTs 80 IO 3.3V 6 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

LCMXO2 2112 LE 1056 ALM 74 kbit 79 I/O 1.14 V 1.26 V - 40 C + 100 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 2112 LUTs 80 IO 1.2V 2 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

LCMXO2 2112 LE 1056 ALM 74 kbit 79 I/O 1.14 V 1.26 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 2112 LUTs 80 IO 1.2V 2 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

LCMXO2 2112 LE 1056 ALM 74 kbit 79 I/O 1.14 V 1.26 V - 40 C + 100 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 2112 LUTs 80 IO 1.2V 3 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

LCMXO2 2112 LE 1056 ALM 74 kbit 79 I/O 1.14 V 1.26 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 640 LUTs 79 IO 1.2V 1 Spd
Datenblatt
Vorlaufzeit 53 Wochen
Min.: 1
Mult.: 1

LCMXO2 640 LE 320 ALM 18 kbit 78 I/O 1.14 V 1.26 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 640 LUTs 79 IO 1.2V 1 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

LCMXO2 640 LE 320 ALM 18 kbit 78 I/O 1.14 V 1.26 V - 40 C + 100 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 640 LUTs 79 IO 1.2V 2 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

LCMXO2 640 LE 320 ALM 18 kbit 78 I/O 1.14 V 1.26 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 640 LUTs 79 IO 1.2V 3 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

LCMXO2 640 LE 320 ALM 18 kbit 78 I/O 1.14 V 1.26 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice FPGA – Universalschaltkreis 640 LUTs 79 IO 1.2V 3 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 1
Mult.: 1

LCMXO2 640 LE 320 ALM 18 kbit 78 I/O 1.14 V 1.26 V - 40 C + 100 C SMD/SMT TQFP-100 Tray
Lattice LCMXO3LF-1300C-6TG100C
Lattice FPGA – Universalschaltkreis Lattice MachXO3LF ; 1280 LUTs; 2.5/3.3V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

1280 LE 640 ALM 64 kbit 79 I/O 2.375 V 3.465 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice LCMXO3LF-1300C-6TG100I
Lattice FPGA – Universalschaltkreis Lattice MachXO3LF ; 1280 LUTs; 2.5/3.3V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

1280 LE 640 ALM 64 kbit 79 I/O 2.375 V 3.465 V - 40 C + 100 C SMD/SMT TQFP-100 Tray
Lattice LCMXO3LF-1300E-5TG100C
Lattice FPGA – Universalschaltkreis Lattice MachXO3LF ; 1280 LUTs; 1.2V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 1
Mult.: 1

1280 LE 640 ALM 64 kbit 79 I/O 1.14 V 1.26 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice LCMXO3LF-1300E-5TG100I
Lattice FPGA – Universalschaltkreis Lattice MachXO3LF ; 1280 LUTs; 1.2V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

1280 LE 640 ALM 64 kbit 79 I/O 1.14 V 1.26 V - 40 C + 100 C SMD/SMT TQFP-100 Tray
Lattice LCMXO3LF-1300E-6TG100C
Lattice FPGA – Universalschaltkreis Lattice MachXO3LF ; 1280 LUTs; 1.2V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

1280 LE 640 ALM 64 kbit 79 I/O 1.14 V 1.26 V 0 C + 85 C SMD/SMT TQFP-100 Tray
Lattice LCMXO3LF-1300E-6TG100I
Lattice FPGA – Universalschaltkreis Lattice MachXO3LF ; 1280 LUTs; 1.2V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

1280 LE 640 ALM 64 kbit 79 I/O 1.14 V 1.26 V - 40 C + 100 C SMD/SMT TQFP-100 Tray