MAX® 10 FPGAs

Die MAX® 10 FPGAs von Alterarevolutionieren die nicht-flüchtige Integration durch Bereitstellung erweiterter Verarbeitungskapazitäten in einem programmierbaren Logik-Gerät zu einem geringen Preis, mit Instant-on und einem Gehäuse mit geringem Formfaktor. Mit frühem Zugang zur Quartus® II-Software und -Dokumentation (BETA), können Kunden Timing-Analysen erstellen und laufen lassen, um die Markteinführung zu beschleunigen. Die MAX 10 FPGAs sind auf der integrierten 55nm-Flash-Technologie von TSMC aufgebaut und ermöglichen damit die Instant-on-Konfiguration. Benutzer können so schnell die Einschaltung oder Initialisierung anderer Komponenten im System steuern. Die Geräte umfassen auch funktionsreiche FPGA-Fähigkeiten wie digitale Signalverarbeitung, analoge Funktionalität, die integrierte Nios II-Prozessorunterstützung und Speicher-Controller.
Weitere Informationen

Ergebnisse: 234
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (EUR) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS ECAD Model Serie
Anzahl der Logik-Elemente
Embedded Speicher
Anzahl der I/Os
Versorgungsspannung - Min.
Versorgungsspannung - Max.
Minimale Betriebstemperatur
Maximale Betriebstemperatur
Übertragungsgeschwindigkeit
Montageart
Verpackung/Gehäuse
Qualifikation
Verpackung
Altera FPGA – Universalschaltkreis non-volatile FPGA, 500 I/O, 672FBGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 52 Wochen
Min.: 40
Mult.: 40

MAX 10 10M50 50000 LE 1.6 Mbit 500 I/O 1.15 V 1.25 V 0 C + 85 C SMD/SMT FBGA-672 Tray
Altera FPGA – Universalschaltkreis non-volatile FPGA, 500 I/O, 672FBGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 52 Wochen
Min.: 40
Mult.: 40

MAX 10 10M50 50000 LE 1.6 Mbit 500 I/O 1.15 V 1.25 V - 40 C + 100 C SMD/SMT FBGA-672 Tray
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 52 Wochen
Min.: 84
Mult.: 84

MAX 10 10M50 0 bit Tray
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 52 Wochen
Min.: 90
Mult.: 90
10M50 50000 LE 0 bit 1.15 V 1.25 V Tray
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 52 Wochen
Min.: 90
Mult.: 90
10M50 50000 LE 0 bit 1.15 V 1.25 V Tray
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 52 Wochen
Min.: 60
Mult.: 60
10M50 50000 LE 0 bit 1.15 V 1.25 V Tray
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 52 Wochen
Min.: 60
Mult.: 60
10M50 50000 LE 0 bit 1.15 V 1.25 V Tray
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 52 Wochen
Min.: 40
Mult.: 40
10M50 50000 LE 0 bit 1.15 V 1.25 V Tray
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 52 Wochen
Min.: 40
Mult.: 40

10M50 50000 LE 0 bit 1.15 V 1.25 V Tray