FPBGA-484 Halbleiter

Ergebnisse: 333
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (EUR) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS
Lattice FPGA – Universalschaltkreis 19K LUTs 304 I/O SERDES DSP -5
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 19K LUTs 304 I/O SERDES DSP -5 I
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1
Mult.: 1

Lattice FPGA – Universalschaltkreis 19K LUTs 304 I/O SERDES DSP -6
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1
Mult.: 1

Lattice FPGA – Universalschaltkreis 19K LUTs 304 I/O SERDES DSP -6 I
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 19K LUTs 304 I/O SERDES DSP -7
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 19K LUTs 304 I/O S-Ser SERDES DSP -5
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 19K LUTs 304 I/O S-Ser SERD DSP -6 I
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 19K LUTs 304 I/O S-Ser SERD DSP -6
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 19K LUTs 304 I/O S-Ser SERD DSP -6 I
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 34K LUTs SERDES MEM DSP 1.2V -5 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1
Mult.: 1

Lattice FPGA – Universalschaltkreis 34K LUTs SERDES MEM DSP 1.2V -5 Spd I
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 34K LUTs SERDES MEM DSP 1.2V -6 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 34K LUTs SERDES MEM DSP 1.2V -6 Spd I
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 34K LUTs SERDES MEM DSP 1.2V -7 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 34K LUTs S-Ser SERDE S Mem DSP 1.2V -5
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 34K LUTs S-Ser SERDE S Mem DSP 1.2V -5 I
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 34K LUTs S-Ser SERDE S Mem DSP 1.2V -6
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 34K LUTs S-Ser SERDE S Mem DSP 1.2V -6 I
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 34K LUTs S-Ser SERDE S Mem DSP 1.2V -7
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 48K LUTs 270 I/O Memory DSP 1.2V 5SPD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1
Mult.: 1

Lattice FPGA – Universalschaltkreis 48K LUTs 270 I/O Memory DSP 1.2V 5SPD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 48K LUTs 270 I/O Memory DSP 1.2V 6SPD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1
Mult.: 1

Lattice FPGA – Universalschaltkreis 48K LUTs 270 I/O Memory DSP 1.2V 6SPD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 48K LUTs 270 S Ser Memory DSP 1.2V 5SPD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 48K LUTs 270 S Ser Memory DSP 1.2V 5SPD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 60
Mult.: 60