Agilex™ 5 FPGAs und SoCs

Die Agilex™ 5 FPGAs und SoCs von Altera sind für eine große Auswahl von Applikationen ausgelegt, die eine hohe Leistungsfähigkeit, einen geringen Stromverbrauch, kleinere Formfaktoren und niedrigere Logikdichten erfordern. Die Agilex 5 Bauteile verfügen über erweiterte DSP mit einem KI-Tensorblock, der hocheffiziente Künstliche Intelligenz (KI) und digitale Signalverarbeitung (DSP) bietet. Ein asymmetrisches Anwendungsprozessorsystem, bestehend aus zwei Arm® Cortex-A76-Kernen und zwei Cortex-A55-Kernen, ermöglicht die Optimierung der Leistung und Energieeffizienz von Workloads.

Ergebnisse: 502
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (EUR) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS Montageart
Verpackung/Gehäuse
Kern
Anzahl der Kerne
Maximale Taktfrequenz
L1 Cache-Anweisungsspeicher
L1 Cache-Datenspeicher
RAM-Datengröße
Anzahl der Logik-Elemente
Anzahl der I/Os
Betriebsversorgungsspannung
Minimale Betriebstemperatur
Maximale Betriebstemperatur
Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60