Agilex™ 5 FPGAs und SoCs

Die Agilex™ 5 FPGAs und SoCs von Altera sind für eine große Auswahl von Applikationen ausgelegt, die eine hohe Leistungsfähigkeit, einen geringen Stromverbrauch, kleinere Formfaktoren und niedrigere Logikdichten erfordern. Die Agilex 5 Bauteile verfügen über erweiterte DSP mit einem KI-Tensorblock, der hocheffiziente Künstliche Intelligenz (KI) und digitale Signalverarbeitung (DSP) bietet. Ein asymmetrisches Anwendungsprozessorsystem, bestehend aus zwei Arm® Cortex-A76-Kernen und zwei Cortex-A55-Kernen, ermöglicht die Optimierung der Leistung und Energieeffizienz von Workloads.

Ergebnisse: 502
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (EUR) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS Montageart
Verpackung/Gehäuse
Kern
Anzahl der Kerne
Maximale Taktfrequenz
L1 Cache-Anweisungsspeicher
L1 Cache-Datenspeicher
RAM-Datengröße
Anzahl der Logik-Elemente
Anzahl der I/Os
Betriebsversorgungsspannung
Minimale Betriebstemperatur
Maximale Betriebstemperatur
Altera SoC FPGA Agilex 5 E Series
Datenblatt
24Auf Lager
Min.: 1
Mult.: 1

Altera SoC FPGA Agilex 5 E Series
Datenblatt
12Auf Lager
60erwartet ab 02.09.2026
Min.: 1
Mult.: 1

Altera SoC FPGA Agilex 5 E Series
Datenblatt
23Auf Lager
Min.: 1
Mult.: 1

Altera SoC FPGA Agilex 5 E Series
Datenblatt
30Auf Lager
Min.: 1
Mult.: 1

Altera SoC FPGA Agilex 5 FPGA - Engineering Sample
Datenblatt
Produkt-Kommentare
3Auf Lager
Min.: 1
Mult.: 1

SMD/SMT VPBGA-1591 ARM Cortex A55, ARM Cortex A76 2 Core 1.5 GHz, 1.8 GHz 32 kB, 64 kB 32 kB, 64 kB 512 kB 656000 LE 500 I/O 1 V to 3.3 V 0 C + 100 C
Altera SoC FPGA Agilex 5 E Series
Datenblatt
30Auf Lager
Min.: 1
Mult.: 1

Altera SoC FPGA Agilex 5 E Series
Datenblatt
80Auf Lager
Min.: 1
Mult.: 1

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 30 Wochen
Min.: 1
Mult.: 1

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 30 Wochen
Min.: 1
Mult.: 1

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 30 Wochen
Min.: 1
Mult.: 1

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 30 Wochen
Min.: 1
Mult.: 1

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 28 Wochen
Min.: 1
Mult.: 1
Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 28 Wochen
Min.: 1
Mult.: 1
Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 28 Wochen
Min.: 1
Mult.: 1
Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60

Altera SoC FPGA
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60