SN65LVDS301 27-Bit-Parallel-zu-Seriell-Sender

Das Texas Instruments SN65LVDS301 programmierbare 27-Bit-Parallel-zu-Seriell-Sender-Bauteil wandelt 27 parallelgeschaltete Dateneingänge in 1, 2 oder 3 serielle Sub-Differential-Signalausgänge (SubLVDS) um. Es lädt ein Schieberegister mit 24-Pixel-Bits und drei Steuerbits von der parallelgeschalteten CMOS-Eingangschnittstelle. Zusätzlich zu den 27 Datenbits fügt das Bauteil ein Paritätsbit und zwei reservierte Bits zu einem 30-Bit-Datenwort hinzu. Der Pixeltaktgeber (PCLK) hält jedes Wort im Gerät fest. Das Paritätsbit (ungerade Parität) ermöglicht es einem Empfänger die Erkennung von Einzelbitfehlern. Das serielle Schieberegister wird je nach Anzahl der verwendeten seriellen Verbindungen mit dem 30-, 15- oder 10-fachen der Pixeltakt-Datenrate hochgeladen. Eine Kopie des Pixeltaktgebers wird als separater Differenzausgang ausgegeben.