AS4C128M32MD2A-18BINTR

Alliance Memory
913-4C12832MD2A18BIT
AS4C128M32MD2A-18BINTR

Herst.:

Beschreibung:
DRAM LPDDR2, 4G,128M X 32, 1.2V, 134 BALL BGA, 533 MHZ, Industrial TEMP - Tape & Reel

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Verfügbarkeit

Lagerbestand:
Nicht auf Lager
Lieferzeit ab Hersteller:
20 Wochen Geschätzte Produktionszeit des Werks.
Minimum: 2000   Vielfache: 2000
Stückpreis:
-,-- €
Erw. Preis:
-,-- €
Vorauss. Zolltarif:
Dieses Produkt wird KOSTENLOS versandt

Preis (EUR)

Menge Stückpreis
Erw. Preis
Ganzes Reel (Sie bestellen ein Vielfaches von 2000)
11,11 € 22.220,00 €

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM Mobile - LPDDR2
4 Gbit
32 bit
533 MHz
FBGA-134
128 M x 32
18 ns
1.14 V
1.95 V
- 40 C
+ 85 C
AS4C128M32MD2A-18
Reel
Marke: Alliance Memory
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 2000
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 130 mA
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

CAHTS:
8542320020
USHTS:
8542320036
MXHTS:
8542320201
ECCN:
EAR99

Stromsparender DDR2-SDRAM

Alliance stromsparende DDR2-SDRAM-Speicher sind Hochgeschwindigkeits-CMOS- und Dynamic-Access-Speicher, die intern als 8-Bank-Speicher konfiguriert sind. Diese DDR2-SDRAM verfügen über 4-Bit-Prefetch-DDR-Architektur, programmierbare Lese- und Schreib-Latenzen, automatische temperaturkompensierte Selbstauffrischung (TCSR) und Taktstopp-Fähigkeit. Der DDR2-SDRAM reduziert die Anzahl der Eingangspins im System durch Verwendung einer Architektur mit doppelter Datenrate auf dem Befehls-/Adressbus (CA-Bus). Diese CA-Bus dient zur Übertragung von Adress-, Befehls- und Bankdaten. Dieser DDR2-SDRAM kann einen Hochgeschwindigkeitsbetrieb erreichen, indem eine Architektur mit doppelter Datenrate an den DQ-Pins (bidirektionaler/differenzieller Datenbus) verwendet wird.