SN65LVDS302 Anzeigeempfänger mit serieller Schnittstelle

Der Texas Instruments SN65LVDS302 programmierbare 27-Bit-Anzeigeempfänger mit serieller Schnittstelle deserialisiert FlatLink™ 3G-konforme serielle Eingangsdaten zu 27 parallelen Datenausgängen. Der SN65LVDS302 Empfänger von Texas Instruments enthält ein Schieberegister, um 30 Bits von 1 2 oder 3 seriellen Eingängen zu laden. Nach der Überprüfung des Paritätsbits werden 24-Pixel- und drei Steuerbits an den parallelgeschalteten CMOS-Ausgängen gespeichert. Wenn die Paritätsprüfung die korrekte Parität bestätigt, bleibt der CPE-Ausgang (Channel Parity Error, CPE) niedrig. Wenn ein Paritätsfehler erkannt wird, erzeugt der CPE-Ausgang einen hohen Puls, während der Datenausgangsbus das neu empfangene Pixel ignoriert. Stattdessen wird das letzte Datenwort für einen weiteren Taktzyklus auf dem Ausgangsbus gehalten.