CDCU877RTBR

Texas Instruments
595-CDCU877RTBR
CDCU877RTBR

Herst.:

Beschreibung:
Takttreiber u. -verteiler 1.8v PLL Clock Drive r A 595-CDCU877RHAR A 595-CDCU877RHAR

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Verfügbarkeit

Lagerbestand:
Nicht auf Lager
Lieferzeit ab Hersteller:
6 Wochen Geschätzte Produktionszeit des Werks.
Minimum: 2500   Vielfache: 2500
Stückpreis:
-,-- €
Erw. Preis:
-,-- €
Vorauss. Zolltarif:
Dieses Produkt wird KOSTENLOS versandt

Preis (EUR)

Menge Stückpreis
Erw. Preis
Ganzes Reel (Sie bestellen ein Vielfaches von 2500)
5,19 € 12.975,00 €

Produktattribut Attributwert Attribut auswählen
Texas Instruments
Produktkategorie: Takttreiber u. -verteiler
RoHS:  
VQFN-40
CDCU877
- 40 C
+ 85 C
Reel
Marke: Texas Instruments
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: MY
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt: Clock Drivers
Produkt-Typ: Clock Drivers & Distribution
Verpackung ab Werk: 2500
Unterkategorie: Clock & Timer ICs
Typ: Phase-Locked-Loops (PLLs) and Oscillators
Gewicht pro Stück: 104 mg
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Für diese Funktionalität ist die Aktivierung von JavaScript erforderlich.

TARIC:
8542399000
CNHTS:
8542319000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

CDCU877 Phasenregelschleifen-Takttreiber

Der Texas Instruments CDCU877 Phasenverriegelungs-Loop-Takttreiber ist ein leistungsstarker Buffer mit geringem Jitter, geringem Versatz und Null-Verzögerung. Das Bauteil verteilt ein Differential-Takteingangspaar (CK, /CK) auf 10 differentielle Paare von Taktausgängen (Yn, /Yn) und ein differentielles Paar von Rückkopplungs-Taktausgängen (FBOUT, /FBOUT). Die Taktausgänge werden durch die Eingangstaktgeber (CK, /CK), die Rückkopplungstaktgeber (FBIN, /FBIN), die LVCMOS-Steuerpins (OE, OS) und den analogen Stromeingang (AVDD) gesteuert. Wenn OE niedrig ist, sind die Taktausgänge, außer FBOUT, /FBOUT deaktiviert, während die interne PLL seine verriegelte Frequenz aufrechterhält. OS (Output Select) ist ein Programmpin, der an GND oder VDD angeschlossen werden muss. Wenn OS hoch ist, funktioniert OE wie zuvor beschrieben. Wenn OS und OE beide niedrig sind, wirkt sich OE nicht auf Y7, /Y7 aus, da diese freilaufend sind. Wenn AVDD geerdet ist, ist die PLL ausgeschaltet und wird zu Testzwecken überbrückt.