LS1084AXN7PTA

NXP Semiconductors
771-LS1084AXN7PTA
LS1084AXN7PTA

Herst.:

Beschreibung:
Mikroprozessoren - MPU 1400/1800 XT RvA

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.
Für den Export dieses Produkts aus den USA ist möglicherweise zusätzliche Dokumentation erforderlich.

Verfügbarkeit

Lagerbestand:
Nicht auf Lager
Lieferzeit ab Hersteller:
26 Wochen Geschätzte Produktionszeit des Werks.
Lange Lieferzeit für dieses Produkt.
Minimum: 60   Vielfache: 60
Stückpreis:
-,-- €
Erw. Preis:
-,-- €
Vorauss. Zolltarif:
Dieses Produkt wird KOSTENLOS versandt

Preis (EUR)

Menge Stückpreis
Erw. Preis
159,41 € 9.564,60 €

Produktattribut Attributwert Attribut auswählen
NXP
Produktkategorie: Mikroprozessoren - MPU
Versandbeschränkungen:
 Für den Export dieses Produkts aus den USA ist möglicherweise zusätzliche Dokumentation erforderlich.
RoHS:  
ARM Cortex A53
8 Core
32 bit/64 bit
1.4 GHz
FCPBGA-780
32 kB
32 kB
1.025 V
LS1084A
SMD/SMT
- 40 C
+ 105 C
Tray
Marke: NXP Semiconductors
RAM-Datengröße: 128 kB
I/O-Spannung: 1.2 V, 1.8 V, 2.5 V, 3.3 V
Schnittstellen-Typ: Ethernet, I2C, PCI-e, Serial, USB
L2 Cache-Anweisung/Datenspeicher: 1 MB, 1 MB
Speichertyp: DDR4 SDRAM
Feuchtigkeitsempfindlich: Yes
Anzahl der Timer/Zähler: 4 Timer
Prozessor-Serie: QorIQ Layerscape LS1088A
Produkt-Typ: Microprocessors - MPU
Verpackung ab Werk: 60
Unterkategorie: Microprocessors - MPU
Handelsname: QorIQ
Watchdog-Timer: Watchdog Timer
Artikel # Aliases: 935361158557
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

TARIC:
8542319000
CNHTS:
8542319091
USHTS:
8542310045
ECCN:
5A002.a.1

Layerscape-Architektur

Die NXP Layerscape-Architektur ist die den QorIQ® Prozessoren der LS-Baureihe zugrundeliegende Systemarchitektur. Die Architektur ermöglicht den Netzwerken der nächsten Generation eine verbesserte Paketverarbeitung mit einer Leistungsfähigkeit von bis zu 100 GBit/s. Der Design-Aufwand wird mit einem offenen Standard-Programmiermodell und einem Software-wahrnehmenden Architektur-Rahmen vereinfacht. Dieses Design ermöglicht dem Kunden die vollständige Nutzung der zugrundeliegenden Hardware für eine maximale Optimierung mit der Fähigkeit, Netzwerk-Änderungen für eine Echtzeit-„Soft“-Steuerung über das Netzwerk einfach zu übernehmen. Ein einheitliches Hardware- und Software-Modell bietet die Kompatibilität und Skalierbarkeit, die für das Erstellen von durchgängigen Netzwerksystemen von Home-zu-Carrier-Klasse-Produkten erforderlich sind. Die einzigartige Core-unabhängige Architektur enthält den optimalen Core für die jeweilige Applikation/ARM®-Cores oder Power Architecture®-Cores.