25CS320-I/ST

Microchip Technology
579-25CS320-I/ST
25CS320-I/ST

Herst.:

Beschreibung:
EEPROM 32 Kbit SPI SERIAL EEPROM w/ECC, 8-TSSOP Bulk, 85C Industrial

Lebenszyklus:
Neues Produkt:
Neu von diesem Hersteller.
ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Auf Lager: 700

Lagerbestand:
700 sofort lieferbar
Lieferzeit ab Hersteller:
14 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Minimum: 1   Vielfache: 1
Stückpreis:
-,-- €
Erw. Preis:
-,-- €
Vorauss. Zolltarif:

Preis (EUR)

Menge Stückpreis
Erw. Preis
0,464 € 0,46 €
0,458 € 4,58 €
0,439 € 10,98 €
0,421 € 42,10 €

Produktattribut Attributwert Attribut auswählen
Microchip
Produktkategorie: EEPROM
RoHS:  
32 kbit
SPI
20 MHz
4 k x 8
TSSOP-8
20 ns
1.7 V
5.5 V
SMD/SMT
200 Year
- 40 C
+ 85 C
Tube
Max. aktiver Lesestrom: 5 mA
Marke: Microchip Technology
Betriebsversorgungsstrom: 10 uA
Produkt-Typ: EEPROM
Verpackung ab Werk: 100
Unterkategorie: Memory & Data Storage
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Für diese Funktionalität ist die Aktivierung von JavaScript erforderlich.

TARIC:
8542327500
USHTS:
8542320051
ECCN:
EAR99

25CS320 Serieller 32-Kbit-SPI-EEPROM

Der Microchip Technology  25CS320 serielle 32-Kbit SPI-EEPROM verwendet einen SPI-kompatiblen BUS, der in 4096 bytes von jeweils 8-Bit (4 KB) organisiert ist. Microchip Technology  25CS320 ist für Verbraucher-, Industrie- und Fahrzeuganwendungen ausgelegt und bietet einen zuverlässigen, nichtflüchtigen Speicher mit einem breiten Betriebsspannungsbereich von 1,7 V bis 5,5 V. Das Bauteil benötigt eine Takteingangs- (SCK) -, Dateneingangs- (SI) - und Datenausgangs- (SO) -Leitungen mit einem Zugriff, der über einen Chip-Auswahl- (CS) -Eingang gesteuert wird. Darüber hinaus verfügt das Bauteil über eine pause-Funktion, die es dem Host ermöglicht, Aufgaben mit höherer Priorität zu bewältigen, während Eingangsübergänge außer bei Chip-Select ignoriert werden.