Scheinbar haben Sie Javascript in Ihrem Browser deaktiviert. Einige Funktionen auf dieser Seite funktionieren nur, wenn Sie sich anmelden.

Wird ein Fehler angezeigt?

SWR-QII-SEPARATION

Name: Altera SWR-QII-SEPARATION
Brand: Altera
SKU: 989-SWRQIISEPARATION
Price: 4300 EUR
Availability: OutOfStock

Bilder dienen lediglich der Veranschaulichung und sind nicht Originalgetreu
Siehe Produktspezifikationen

Mouser-Nr.:

989-SWRQIISEPARATION

Herst.- Nr.:

SWR-QII-SEPARATION

Herst.:

Altera

Beschreibung:

Entwicklungssoftware Quartus II Software Renewal - Renew the design separation feature for one year. Requires an active Quartus II subscription.

Datenblatt:

SWR-QII-SEPARATION Datenblatt (PDF)

Mehr über

Weitere Informationen zu Altera SWR-QII-SEPARATION

Verfügbarkeit

Lagerbestand:: Lizenzschlüssel für die Software werden per E-Mail geschickt.

Menge eingeben:

Minimum: 1 Vielfache: 1

Stückpreis:

-,-- €

Erw. Preis:

-,-- €

Vorauss. Zolltarif:

Dieses Produkt wird KOSTENLOS versandt

Preis (EUR)

Menge	Stückpreis	Erw. Preis
	4.300,00 €	4.300,00 €

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

Produktattribut	Attributwert	Attribut auswählen
Hersteller:	Altera
Produktkategorie:	Entwicklungssoftware
RoHS:
Produkt:	Software
Zum Gebrauch mit:	Quartus II
Marke:	Altera
Beschreibung/Funktion:	Design separation renewal
Produkt-Typ:	Development Software
Serie:	Quartus
Verpackung ab Werk:	1
Unterkategorie:	Embedded Solutions
Handelsname:	Quartus

Produkte gefunden:

Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus

Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.

Ausgewählte Attribute: 0

Dokument filtern:

Datenblatt

SWR-QII-SEPARATION Datenblatt (PDF)

TARIC:: 8523499000
CNHTS:: 8523499000
USHTS:: 8523494000
MXHTS:: 85234999
ECCN:: EAR99

SoC FPGA Family

Altera SoC FPGAs integrate an Arm-based hard processor system (HPS) consisting of processors, peripherals, and memory interfaces with the FPGA fabric using a high-bandwidth interconnect backbone. The devices combine the performance and power savings of hard intellectual property (IP) with the flexibility of programmable logic. These user-customizable Arm-based SoC FPGAs are ideal for reducing system power, cost, and board size by integrating discrete processors and digital signal processing (DSP) functions into a single FPGA. They differentiate the end product with custom hardware and software and add support for virtually any interface standard or protocol in the FPGA.

Quartus® Prime Design Software

Altera Quartus^® Prime Design Software delivers improvements across the three key areas designers care about most performance, productivity, and usability. It supports the latest Agilex™ 7 and Agilex 5 FPGA and SoC families, ensuring a seamless development experience for cutting-edge applications. Coming in an upcoming release, support for the new Agilex 3 FPGAs and SoCs family and new MAX 10 FPGA package options that squeeze 485 I/Os into a 19 x 19mm² sized package. Fast compile times allow designers to accelerate FPGA development, with larger designs benefiting from even greater reductions. Enhanced compiler optimizations also significantly reduce peak virtual memory requirements, ensuring most FPGA designs compile within 64GB of memory.