AS4C4M16D1A-5TCNTR

Alliance Memory
913-4C4M16D1A-5TCNTR
AS4C4M16D1A-5TCNTR

Herst.:

Beschreibung:
DRAM DDR1, 64Mb, 4M x 16, 2.5V, 66pin TSOP II, 200 MHz, Commercial Temp(A), T&R

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Verfügbarkeit

Lagerbestand:
Nicht auf Lager
Lieferzeit ab Hersteller:
20 Wochen Geschätzte Produktionszeit des Werks.
Minimum: 1000   Vielfache: 1000
Stückpreis:
-,-- €
Erw. Preis:
-,-- €
Vorauss. Zolltarif:
Dieses Produkt wird KOSTENLOS versandt

Preis (EUR)

Menge Stückpreis
Erw. Preis
Ganzes Reel (Sie bestellen ein Vielfaches von 1000)
2,18 € 2.180,00 €
2,12 € 4.240,00 €

Alternativverpackung

Herst. Teilenr.:
Verpackung:
Tray
Verfügbarkeit:
Auf Lager
Preis:
3,40 €
Min:
1

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM - DDR
64 Mbit
16 bit
200 MHz
TSOP-II-66
4 M x 16
700 ps
2.3 V
2.7 V
0 C
+ 70 C
AS4C4M16D1A
Reel
Marke: Alliance Memory
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: TW
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 1000
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 60 mA
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

USHTS:
8542320002
JPHTS:
854232021
MXHTS:
8542320201
ECCN:
EAR99

DDR1 Synchronous DRAM

Alliance Memory DDR1 Synchronous DRAM is a high-speed CMOS double data rate synchronous DRAM. It is internally configured with a synchronous interface (all signals are registered on the positive edge of the clock signal, CK). Data outputs occur at both rising edges of CK and CK. Read and write accesses to the SDRAM are burst oriented. The Accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command which is then followed by a Read or Write command.